漂移区槽氧高压SOI-LDMOS器件模型

为了获得SOI-LDMOS器件耐压和比导通电阻的良好折衷,提出了一种漂移区槽氧SOI-LDMOS高压器件新结构．利用漂移区槽氧和栅、漏场板优化横向电场提高了横向耐压和漂移区的渗杂浓度．借助二维仿真软件对该器件的耐压和比导通电阻特性进行了研究,结果表明该器件与常规SOI—LDMOS结构相比在相同漂移区长度下耐压提高了31％．在相同耐压下比导通电阻降低了34．8％．     

平面型电力电子器件阻断能力的优化设计

利用场限环终端结构及P^ I(N^-)N^ 体耐压结构分析了平面型电力电子器件的阻断能力，提出了一种优化设计阻断能力的新方法，通过将器件作成体击穿器件，使其终端击穿电压与体内击穿电压之间达成匹配，从而可提高器件阻断能力的稳定性和可靠性，并降低器件的通态损耗及成本。最后通过制作具有PIN耐压结构的GTR和引用国外有关文献验证了该方法的正确性。该方法可直接推广到整流器，晶闸管，GTR，IGBT，IEGT和MCT等多种平面型电力电子器件设计中。     

场板结构对AlGaN/GaN HFET电场分布的影响

场板结构可以有效抑制横向型HFET器件栅极边缘的电场集边效应,降低尖峰电场峰值,从而大幅提高器件的耐压特性。利用Sentaurus TCAD工具,构建具有场板结构的HFET器件,研究了场板长度和钝化层的厚度对器件沟道电场分布的影响,归纳出场板结构设计的基本规律和一般方法。     

大功率P沟道VDMOS器件设计与工艺仿真

作为现代电力电子核心器件之一的P沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200V,阈值电压为-2.78V,完全满足了设计要求,也为下一步流片提供了有益的参考。     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

扩Ga基区高反压晶体三级管V—1特性分析

从器件物理的角度,对杂质、掺杂方式不同,形成基区的高耐压晶体三极管I-V负阻效应随机性进行分析。结果认为,负阻摆幅的大小对小电流注入下放大性能的优劣产生直接影响,而对发射极-收集极间的真正击穿电压并无减小损失;进一步证明了在SiO_2/Si系统中,开管扩Ga形成的晶体管,具有耐压高、漏电流小的特点。     

LDMOS器件的几种新技术及其发展趋势

LDMOS(Lateral Double-Diffused MOSFET)是一种横向功率器件,易于与低压信号以及其他器件单片集成。且有高耐压、高增益、低失真等优点,被广泛应用于功率集成电路中。LDMOS器件本身性能的优劣及其工作的可靠性决定了整个功率集成电路的性能的优劣,因此LDMOS的设计在整个工艺开发中显的尤为重要。     

内场限环结构LDMOST的耐压分析

文章讨论了内场限环结构ＬＤＭＯＳＴ的参数优化和器件耐压问题，采用直接积分的方法推导出内场限环表面掺杂浓度的精确优化公式．同时，对ＬＤＭＯＳＴ的优化结构开展了耐压分析．与国外同类工作比较，此方法简便直观，计算结果与二维数值模拟结果符合得较好．     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

功率超结器件的理论与优化

本文基于从表面场到体内场优化的思想,综述了超结器件的基本理论与两类解析优化法.超结与一般功率MOS结构的本质区别是:前者为N/P型周期排列的结型耐压层,后者为单一导电型的阻型耐压层.超结在耐压层引入等量异型电荷,满足电荷平衡,产生二维场,使高场从表面转向体内,实现场分布优化.文中给出了电荷场与电势场的概念,分析了非全耗尽与全耗尽耐压模式,介绍了瞬态工作机理和安全工作区,讨论了横向超结的等效衬底模型和理想衬底条件,最后提出一种基于最低比导通电阻R_(on,min)的优化法,寻求给定耐压V_B下的R_(on,min).超结器件在相同耐压下显著降低其比导通电阻,R_(on)-V_B关系从VB的2.5次方变为1.32次方,甚至是1.03次方,使之成为"功率MOS器件发展的里程碑".     

基于空间电压向量法的三电平逆变器的研究

提出一种基于空间电压向量PWM控制法,采用空间电压向量PWM控制法的三电平逆变器控制原理简单,易于实现,特别适合于电路拓扑结构复杂的多电平逆变器系统,而且输出波形更接近正弦波,减小了谐波,解决了低耐压功率器件应用于高压大功率的问题.     

串联电容器耐压能力提高的条件

根据电容、电压、电量几个量间的关系 ,串联电容能起到提高耐压能力 ,但应满足一定的条件 :CU≤ Ci Ui(min) 。     

电力硅半导体器件耐压的高温特性和稳定性的研究

本文研究和分析了电力硅半导体器件的耐压在高温下降低及耐压稳定性差的原因.借助于液晶显示和表面电场测试,作者发现器件耐压降低是由于表面击穿或边缘近表面区的耐压转折,器件成为表面限制器件所致. 整流管的表面击穿主要是由于在N~ -N结处发生表面电场集中所引起.通过选择合适电阻率的硅单晶和基区片厚,或正确地控制N~ 区掺杂浓度的分布和表面造型,可以得到具有优良的耐压高温特性和高稳定性的体击穿器件.击穿电压达1-3千伏的硅整流管最高允许结温可达160-200℃. 本文引入一耐压特性判别值S参数(S=(M_sa_2)/(M_Va_V))到晶闸管的设计中.如S>1,晶闸管为表面限制器件,其高温特性不良;相反,如S<1,则晶闸管为体特性器件,其高温特性优良.为了获得体特性器件,应采用比最佳设计中所得最佳电阻率要低些的硅单晶和相应较厚的片厚.按此方法设计,作者得到最高允许结温可达125°-160℃的晶闸管试样.     

基于SOI工艺下600V LDNMOS的设计与分析

基于SOI工艺,运用SILVACO公司的工艺仿真(Athena)和器件仿真(Atlas)模拟软件,结合实际流片测试结果完成对600 V LDNMOS的设计和器件性能分析.整个器件采用环形版图结构,以优化器件的横向尺寸,漏端漂移区通过渐变掺杂技术(VLD)调节器件表面横向电场分布,并在漂移区上方加入一定厚度的槽氧层,从而增大器件的源漏击穿电压.流片测试结果(Vth=1.7 V,Idsat=48 mA,BV=550 V)表明,器件的各项指标基本达到预期目标,实现了设计和分析的目的.     

任意纵向变掺杂横向功率器件二维耐压模型

基于二维泊松方程的解,建立了漂移区全耗尽和不全耗尽情况下任意纵向掺杂的横向功率器件二维电场分布模型,进而导出了纵向和横向击穿电压表达式,得到了一个新的RESURF判据.借助此模型,研究了漂移区纵向杂质分布分别为均匀、线性递减、线性递增和高斯四种典型分布的功率器件的耐压机理和工作特性.解析结果和半导体器件仿真器MEDICI的数值结果吻合较好,验证了模型的准确性.     

串联电容器组的耐压能力

电容器组的耐压能力受到每个电容器的电量、额定电压和绝缘电阻等各种因素的影响，电容器串联时，电容器组的耐压能力不一定提高，当搭配不当时，电容器组的耐压能力反而降低。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

氮化镓基共振隧穿二极管中极化效应的研究

目的 理论分析极化效应对用于太赫兹波段的氮化镓(GaN)基共振隧穿二极管(RTD)器件特性的影响。方法 通过半导体工艺以及器件模拟工具对GaN基RTD器件进行建模,在此模型的基础上对器件展开详尽的理论分析,从微观机理上揭示极化效应对器件输出特性的影响。结果 提取的存在极化效应的RTD器件的输出特性曲线显示出明显的非反对称性。结论 极化效应是影响器件输出特性的关键因素之一,因此器件性能的提升必须以弱化极化效应为目标。     

高压4H-SiC肖特基二极管的模拟及研制

结终端技术能提高4 H-SiC肖特基势垒二极管器件的耐压性能.利用仿真软件ISE-TCAD10.0对具有结终端扩展JTE保护的4 H-SiC SBD器件进行了仿真研究,并依据仿真优化好的参数试制了器件.实验测试结果表明,模拟优化结果与实验测试器件的结果一致性较好,实测此器件的反向电压值达2 000 V,接近理想击穿耐压88%,漏电流数值为0.1mA/cm2.     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。