千兆以太网同步检测集成电路设计

采用两组分接电路结构，并将同步码字检测电路置于间，设计了千兆以太网同步检测集成电路。实现1．25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响，基于TSMC0．35μmCOMS工艺建立电路模型，使用Smartspice工具在不同温度（0－70℃）、电源电压（3．15－3．45V）及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较，证明了该设计在减小规模，简化结构和加快仿真流程方面的有效性，电路版图采用全定制方式实现。     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

采样-保持电路中的一种增益误差自校正方法

提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。     

微机开关电源PCB的电磁兼容仿真分析及预测

采用Ansoft公司的Designer软件对微机开关电源PCB进行了电磁兼容仿真分析，建立微机开关电源PCB双面板实体模型，各项计算参数并进行计算仿真，得到频点为0．01GHz，0．11GHz，0．51GHz，1GHz时PCB的近场分布图，根据近场分布图分析PCB的电磁兼容性，仿真所得近场分布图对电路的合理设计和布局有重要指导意义。     

基于ADS仿真的高线性CMOS混频器设计

提出了一种提高混频器线性度的方法：采用交叉差分的结构取代原有的混频器结构．改进后,输出信号的三次谐波会被消除,混频器的三阶截止点也得到改善．混频器工作电压1．8V,射频信号5GHz,电路采用0．18μm CMOS工艺,使用Agilent公司的先进设计系统ADS（advanced design system）对电路进行仿真设计．仿真结果表明,经过改善后,混频器IP3提高3．5dB（线性度提高）,转换增益提高4．8dB．     

0．18-μm CMOS千兆以太网并串转换芯片设计

提出了一种新的树型结构 1 0∶1并串转换电路 ,可应用于千兆以太网 ,其工作速度达到 1 2 5Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上 ,从而简化了设计 ,也减小了功耗 .低速 5∶1并串转换单元采用改进的并行结构 ,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系 ,使其相对于普通并行结构有更大的相位裕量 ,可以更可靠地工作 .芯片应用TSMC 0 1 8 μmCMOS工艺实现 ,芯片面积为 0 7mm× 0 5mm ,核心电路功耗为 3 6mW ,小于同类电路 .     

千兆以太网卡芯片数模转换电路的设计与实现

给出了6bit分辨率、10bit精度的千兆以太网卡芯片数模转换电路,包括体系结构设计、电路设计与仿真、版图设计．该数模转换电路经过TSMC 0．13μm 1P8M CMOS工艺验证,工作电压为1．5V／2．7V．芯片测试结果表明该数模转换电路能够满足千兆以太网卡芯片的性能要求．     

一种高速低功耗内容寻址存储器的设计

提出了一种适用于TLB的低功耗内容寻址存储器电路,该电路用两级比较的方法实现TLB的查找功能．由功耗模型的分析得到低功耗CAM的最优设计参数,通过减小电压摆幅的办法进一步降低功耗．电路在0．18／μm 1P6M标准CMOS工艺上实现,仿真结果表明64路TLB的最大比较延迟为0．983ns,功耗为4．59μW／bit．     

一种快速循环冗余校验电路的设计

本文简单介绍了循环冗余校验的基本原理．以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式．分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6．2软件进行了功能和时序仿真：用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码．     

高速带通型△∑AD转换电路设计

采用欠采样技术和低功耗Gm-C带通振荡电路技术,实现了一种4阶连续时间高速带通型△∑AD转换电路的低功耗化设计.通过TSMC 180 nm CMOS工艺的SPICE仿真,在信号中心频率2.4 GHz、工作带宽2 MHz、采样频率3.2 GHz条件下,实现了信噪失真比（SNDR）为50 dB,电源电压1.8 V时核心电路功耗为50 mW.