基于传输线CMOS肖特基二极管W波段混频器

采用130 nm CMOS工艺,设计一种工作频率在94 GHz的高频无源混频器.该混频器为单平衡式结构,主要采用具有良好高频特性的肖特基势垒二极管与互补型传导传输线(CCS-TL)来实现.电路主要分为三部分:环形波导耦合器(Rat-race coupler),反向并联二极管对,低通滤波器.输入本振信号频率94 GHz,射频信号频率94.1 GHz,输出中频信号频率100 MHz.在电路直流偏置电压为0.5 V,本振信号PLO=0 dBm时,混频器的变频损耗为17 dB,P_(LO)=10 dBm,变频损耗为14.6 dB.经测试LO端口与RF端口的回波损耗分别为-13.4 dB,-16.7 dB,LO与RF的隔离度为26.2 dB.     

毫米波脊波导宽带混频器

该文介绍用双脊波导作信号端制作毫米波宽带混频器的设计方法,实验表明,采用脊波导制作的混频器,蛤频段驻波系数小于2．0,本振端在32．0－38．0GHz内驻波系数小于2．5,当fif=500MHz,本振在32.0-38.0GHz任一频率时,噪声系数小于5．0dB。由于这种混频器具有交叉场平衡混频器的特点,在26．5－40．0GHz频率范围内,信号端与本振端隔离度大于20dB。     

高端口隔离度的太赫兹基波上混频器设计

介绍了一种基于IHP 0.13 μm SiGe BiCMOS工艺,具有高本振（Local Oscillator, LO）/射频（Radio Frequency, RF）及本振/中频（Intermediate Frequency, IF）端口隔离度的太赫兹基波上混频器.该混频器采用了吉尔伯特双平衡结构,本振信号通过共面波导（Coplanar Waveguide, CPW）传输来抑制其在传输过程中由于强寄生耦合效应造成的传输不对称性,削弱了由该不对称性造成的LO/RF端口隔离度恶化的特性.通过采用非对称性的开关互联结构降低本振信号在开关晶体管集电极端寄生耦合的不平衡性,提升本振信号在开关晶体管集电极端的对消效率,通过在版图中合理布局跨导级晶体管的位置来抑制本振信号在中频端口的泄露.后仿真结果表明：在2.2 V电源电压下,本振信号为230 GHz,中频信号为2 ~ 12 GHz,该上混频器工作在218 ~ 228 GHz时,LO/RF端口隔离度大于24 dB, LO/IF端口隔离度大于20 dB,转换增益为-4 ~ -3.5 dB.当中频信号为10 GHz时,输出1 dB压缩点为-14.8dBm.电路直流功耗为42.4 mW,芯片的核心面积为0.079 mm2.该上混频器可应用于采用高阶正交幅度调制（Quadrature Amplitude Modulation, QAM）方式的无线发射系统.     

一种适用于近程毫米波雷达的混频器设计

研究一种用于近程雷达的毫米波混频器设计,通过环行器来实现本振和信号的输入,环行器的功率分配可根据雷达的作用距离来进行设计。采用鳍线结构来实现混频器的匹配输入。经测试。当工作频率为30GHz时,变频损耗仅为6dB。     

2．4GHzCMOS双平衡混频器的设计与仿真

设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为改善系统噪声性能,在混频器中变频增益增加了分流源单元和耦合电感单元.混频器RF、LO和IF频率分别为2.4 GHz、2.402 GHz和2 MHz.采用SMICO.18μm CMOS工艺进行仿真,在1.8 V电源电压下,混频器转换增益为23dB、噪声系数为8.58 dB、三阶输入截止点为-7.8 dBm、功耗为9.54 mw.     

基于放大器的新型混频器设计

设计了一种低电压、低功耗的新型混频器,主要应用于2.4 GHz ISM频段的无线通信系统中.先设计了一个2级放大器,再在2级放大器的中间插入1对吉尔伯特开关,就构成了一个基于放大器的混频器.混频器的供电电压为0.8 V,功耗为1.05 mW,三阶交调点为3.82 dBm,芯片面积为0.429 mm².在7 dBm的本振信号下,混频器具有13 dB的转换增益.     

基于ADS仿真的高线性CMOS混频器设计

提出了一种提高混频器线性度的方法：采用交叉差分的结构取代原有的混频器结构．改进后,输出信号的三次谐波会被消除,混频器的三阶截止点也得到改善．混频器工作电压1．8V,射频信号5GHz,电路采用0．18μm CMOS工艺,使用Agilent公司的先进设计系统ADS（advanced design system）对电路进行仿真设计．仿真结果表明,经过改善后,混频器IP3提高3．5dB（线性度提高）,转换增益提高4．8dB．     

无片上电感的低功耗高线性度CMOS混频器

物联网设备的数量将在不久的将来得到快速增长。延长电池寿命、提高信号动态范围是物联网通信系统射频前端的主要关注点。为解决射频前端功耗和线性度的问题,提出了一种改进型的吉尔伯特混频器。相比于传统吉尔伯特混频器,该混频器在跨导级采用工作在亚阈值区的PMOS/NMOS互补结构,结合了电流复用技术和导数叠加技术,实现了功耗和线性度的折中;并采用交叉电容耦合形成负阻抗,抵消了寄生电容的影响,从而在低功耗情况下提高了线性度。基于HHNEC 0.18 μm BiCMOS 工艺后仿真结果表明,该混频器在射频频率0.4~3 GHz时转换增益为6.2~7.6 dB, 在2.4 GHz频率下输入三阶交调点(input third-order intercept point,IIP3)为14.96 dBm,在电源电压为1 V的情况下功耗为1.8 mW。该混频器核心电路尺寸为460 μm × 190 μm。与相关工作对比,该混频器具有低功耗、高线性度的特点。     

一种低噪声高增益CMOS混频器设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益的混频器.通过在吉尔伯特单元中的跨导级处引入噪声抵消技术以降低混频器的噪声,并且在开关管的源级增加电流注入电路以减小本振端的偏置电流,增大电路的增益.仿真结果表明,混频器工作电压为1.8 V,直流电流为9.9 mA,在本振(LO)频率为2.39 GHz,射频(RF)频率为2.4 GHz时,混频器的增益为12.65 dB,双边带噪声系数为4.23 dB,输入三阶交调点为-3.45 dBm.     

宽带射频信号发生模块设计

本文给出了微波信号源中一种10MHz-2GHz信号发生模块的设计原理,同时给出了模块中振荡器和混频器的设计原理和微带图,最后给出了模块的测试结果。     

用于毫米波谐波混频器本振端口的带通滤波器设计

毫米波接收系统设计中,由于高频率的本振源获取难度大且成本高,因此毫米波频段的接收信号主要与本振信号的高次谐波分量而非本振信号进行混频,来获得基带信号。为保证本振信号及其谐波信号的质量,必须在混频器的本振端口加入滤波器,对其基本要求是通带宽、频率选择性好、变频损耗低。首先基于先进设计系统(advanced design systems,ADS)软件设计了一个用于Ka波段四次谐波混频器本振端的平行耦合带通滤波器,其中心频率为8. 5 GHz,通带宽2 GHz。然后用高频结构仿真(high frequency structures simulator,HFSS)软件进行了仿真验证,分析了基板厚度、铜箔厚度、介电常数对滤波器性能的影响。最后,对滤波器进行了加工与测试,将实际测试结果和HFSS仿真结果对比,发现两者基本一致,滤波器性能符合通带带宽、插入损耗和带外抑制的要求。     

基于C++ SuperMix库的SIS混频器的研究

基于C++ SuperMix软件库对680 GHz接收机中的双槽双超导隧道结（SIS）混频器进行深入模拟研究. 在环境温度为4.2 K、本地振荡器（LO）频率为680 GHz、本振功率为100 nW、中频频率中心为10 GHz和中频匹配阻抗为50 Ω的条件下,采用二次谐波的谐波平衡法,在0~500 K热噪声源温度下对SIS混频器的输出噪声温度进行建模仿真研究. 计算得出：当偏置电压在2~3 mV变化时,SIS混频器的输出噪声温度均小于50 K,表明所研究的SIS混频器具有较好的噪声性能.     

2.4 GHz CMOS双平衡混频器的设计

该文设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为提高变频增益增加了分流源单元.该混频器RF、LO和IF分别为2.40GHz、2.41 GHz和10 MHz.经仿真在2.5 V电压下,取得变频增益(Gc)为11.095dB、噪声系数(NF)为8.836dB、1dB压缩点(P1dB)为-13.6 dBm、三阶输入截止点(ⅡP3)为-3.72 dBm、功耗为13.5 mW的较好结果.该混频器采用TSMC 0.25μm CMOS工艺实现,版图面积(包括pads)为1 mm×1 mm.     

基于与分离电路相比较的单片集成混频器改进

本文结合混频器的主要性能指标,从工艺集成度、无源器件模型、电路原理组成和改进方法四个方面比较分析了单片集成混频器与其他分离混频器。在此基础上提出自己对单片集成CMOS RF混频器的改进电路,可作为2.4GHz频段IEEE802.11g无线局域网前端射频集成电路。     

6.2～9.4GHz DC-OFDM超宽带接收机射频前端设计

设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内...     

基于三态鉴频鉴相器的锁相环设计

为了给混频器模块提供合适的固定本振信号,采用三态鉴频/鉴相器和有源环路滤波器,设计了2.56GHz的锁相环电路,给出了一种差分有源环路滤波器的设计方法,经制作PCB板验证,单边带相位噪声达到了预期的指标。     

一种应用于DDS+PLL混合频率综合器中的滤波器设计

主要研究设计了PLL+DDS环外混频混合频率综合器中的带通滤波器,系统把DDS与PLL经混频器混频后,通过窄带带通滤波器滤波,得到了所需中心频率的输出信号.为了缩短设计周期,提高微带线带通滤波器的性能,通过ADS中的无源电路设计向导,设计出了一种中心频率为2.5GHz,带宽为65MHz,阻带频率在2.375GHz和2.625GHz处衰减幅度大于50dB的平行耦合微带线带通滤波器.最后经过实物测试表明,设计出的平行耦合微带线带通滤波器满足各项指标要求.     

一款应用于超高频射频识别标签的低功耗电流模无源混频器

本文设计了一款应用于超高频射频识别标签的分裂低噪声跨导放大器的电流模无源混频器.这款电流模无源混频器的功耗低至2.2mW,包含跨阻放大器.在利用50%占空比本振信号的电流模无源混频器中,分裂的低噪声跨导放大器能够解决I/Q 2路镜像信号相互串扰的问题.因此,本文设计的电流模无源混频器能够继续利用50%占空比的本振信号,而不需要利用额外的电路将本振信号的占空比从50%变成25%,这样能够节省大量的功耗和面积.无源混频器前的阻抗匹配网络具有额外的电压增益,额外的电压增益能够抑制后级电路的噪声贡献,这有助于进一步节省无源混频器的功耗.这款无源混频器在SMIC 130nm CMOS工艺下流片.测试结果表明,无源混频器的电压转换增益为32.1dB,噪声系数为7.7dB,带内输入3阶交调点为-9.1dBm,功耗为2.2mW.芯片面积为0.32mm2.     

S波段超低变频损耗镜像抑制混频器

镜像抑制混频器能有效地减少镜像干扰,抑制镜像频率,被广泛的应用在微波产品中。主要设计了S波段镜像抑制混频电路,首先阐述了平衡混频器、镜像抑制混频器的工作原理,然后利用ADS进行设计和仿真。该混频器的射频输入信号3 600 MHz,本振输入信号为3 800 MHz,中频输出信号为200 MHz。为了减少射频和本振信号的泄露,利用λ/4开路线对信号进行回收,既减小了变频损耗,也增大了端口隔离度。最终变频损耗小于4.2 d B,隔离度大于30 d B,镜像抑制度基本都大于20 d B,由仿真结果验证出该设计是可行的。     

基于低电压高线性度的变频混频器设计

采用LC-tank折叠结构设计了一种低电压高线性度的混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电压高功耗问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折中设计难题.基于TSMC 0.25 μm工艺,Agilent公司的ADS软件对所设计混频器电路进行了仿真.其仿真结果表明：工作电压1.0 V,RF频率2.5 GHz,本振频率2.25 GHz,中频频率250 MHz,转换增益1.080 dB,三阶交调点25.441 dBm,单边带噪声系数4.683 dB,双边带噪声系数8.387 dB,功耗7.088 mW.