基于表面势的碳化硅基VDMOS器件模型

为了满足功率电路及系统设计对碳化硅基垂直双注入金属氧化物半导体晶体管(VDM OS)模型的需求,建立了一套基于表面势计算方法的可描述碳化硅基VDM OS器件电学特性的模型.模型包括静态部分与动态部分.静态部分不仅分别针对沟道区、积累区、寄生结型场效应晶体管(JFET)区及N-外延层建立电流模型,还考虑了界面态对于阈值电压偏移与沟道迁移率的影响.动态部分中引入了界面陷阱对于电容的影响,完善了基于端电荷划分理论的动态模型.结果表明,所提器件模型的输出特性和转移特性的仿真结果与实测结果之间的均方根误差均小于5%,开关特性的仿真结果与实测结果之间的均方根误差小于10%.     

p型突出屏蔽区4H-SiC UMOSFET结构仿真研究

研究了一种新型4H-Si C U型槽栅金属氧化物半导体场效应晶体管(UMOSFETs)结构.该结构中的p-body区下方有一p型突出屏蔽区.在关态下,该p型突出屏蔽区能够有效的保护栅氧化层,降低栅氧电场,提高击穿电压.在开态下,该p型屏蔽区并没有对器件的电流产生阻碍作用,并没有带来JFET电阻效应,能够有效的降低器件导通电阻.此外,该结构表面还集成了poly Si/Si C异质结二极管,降低了器件的反向恢复电荷,从而改善器件的反向恢复特性.仿真结果显示,与p+-Si C屏蔽区UMOSFET结构比较,该新结构的特征导通电阻降低了53. 8%,反向恢复电荷减小了57. 1%.     

基于Verilog-A语言的霍尔元件仿真模型的建立

在霍尔集成电路及霍尔传感器设计中,霍尔元件模型的建立直接决定该设计的精度。通过对霍尔元件的深入分析,与传统的四电阻惠斯通电桥模型、基本单元数量可缩比的精确仿真模型、等效集总电阻模型等相关霍尔元件模型进行比较,提出了一种精确改进的仿真模型。该仿真模型由8个电阻、4个反偏二极管、4个电流控制电压源和4个JFET组成。其中,八电阻网络可以更好地反映电流流动,4个反偏二极管用于表示霍尔元件的寄生效应,4个电流控制电压源用来模拟磁场和霍尔电压的关系,4个JFET可以有效提高霍尔元件的交流特性。该模型充分考虑了各种物理效应及寄生效应的影响,采用硬件描述语言Verilog-A实现,非常适合在Cadence Spectre环境下对霍尔元件及整个霍尔集成电路进行仿真分析。实验结果表明:该模型仿真精度高、结构简单、易于实现。     

一种提取纳米CMOS器件中源/漏寄生电阻的恒定迁移率方法

源/漏寄生电阻作为器件总电阻的一个重要组成部分,严重制约着纳米CMOS器件性能.随着纳米CMOS器件尺寸不断减小,源/漏寄生电阻占器件总电阻比例越来越高,已经成为衡量CMOS器件可靠性的一个重要参数.本文提出一种恒定沟道迁移率条件下提取纳米CMOS器件中源/漏寄生电阻的方法.本方法通过测量固定偏压条件下一个器件的两条线性区I_d-V_(gs)曲线之比,推导出纳米CMOS器件中源/漏寄生电阻,操作简单,精确度高,避免了推导过程中由沟道迁移率退化引入与器件栅长相关的误差.我们详细研究并选取合适外加偏压条件,保持推导过程中沟道迁移率恒定,确保源/漏寄生电阻值的稳定性.在固定外加偏压条件下,我们提取了45 nm CMOS工艺节点下不同栅长器件的源/漏寄生电阻值,结果表明源/漏寄生电阻值与栅长不存在直接的依赖关系.最后,我们研究了工艺过程和计算过程引入的波动并进行了必要的误差分析.     

基于接触电阻的GFET高频等效噪声表征与建模

本文提出了一种石墨烯场效应晶体管(Graphene Field Effect Transistors, GFET)的小信号等效电路模型,该模型考虑了金属-石墨烯界面的内部物理传输现象,即漏极与源极的接触电阻.提出了一种将接触电阻从等效电路中本征和寄生部分分离的方法,接触电阻有效且准确的分离能够模拟其对该器件截止频率fT和最大振荡频率fmax的影响.基于所建立的小信号等效电路,提出了GFET的高频等效噪声电路模型.噪声模型包括散粒噪声、热通道噪声和热噪声,基于这些噪声模型,在500 MHz～30 GHz的频率范围内通过噪声去嵌提取出本征噪声相关矩阵,利用其中的最小噪声系数(NF_min)得到接触电阻以及不同噪声源对高频噪声的影响.最终通过模拟数据与实测数据的验证分析,所提模型能够有效且准确的表征该器件的小信号特性以及高频噪声特性,并且接触电阻的影响不可忽略.     

VDMOS击穿电压与导通电阻的最佳设计

本文利用场限环理论和消除寄生晶体管效应等措施,提出了保证在原胞区击穿电压不降低的前提下,VDMOS导通电阻R_(on)及其结构参数的最佳设计方法。与以往的方法相比,具有使BV_(DS)容量和R_(on)值之间获得统筹考虑的优点。     

围栅金属氧化物半导体场效应管电流模型

针对深亚微米级围栅金属氧化物半导体场效应管(MOSFET)处于堆积或反型时自由载流子对表面势影响显著的问题,提出了一种全耗尽圆柱形围栅MOSFET表面势和电流解析模型.考虑耗尽电荷和自由载流子的影响,采用逐次沟道近似法求解电势泊松方程,得到围栅MOSFET从堆积到耗尽,再到强反型的表面势模型,最后通过源漏两端的表面势得到了围栅器件从线性区到饱和区的连续电流模型,并利用器件数值仿真软件Sentaurus对表面势和电流模型进行了验证.研究结果表明,表面势在堆积区和强反型区分别趋于饱和,在耗尽区和弱反型区随栅压的增加而增加,同时漏压的增加将使得沟道夹断,此时表面势保持不变.增加掺杂浓度导致平带所需的负偏压变大,表面势增加.与现有的阈值电压模型相比,该模型的精确度提高了16%以上.     

基于Verilog-A的深亚微米GGNMOS ESD保护器件可调模型研究

针对深亚微米工艺实现的GGNMOS器件推导分析了其相关寄生元件的工作机理和物理模型,并基于Verilog-A语言建立了保护器件的电路仿真模型.详细讨论了保护器件寄生衬底电阻对保护器件触发电压的影响,进一步给出了衬底电阻值可随源极扩散到衬底接触扩散间距调节的解析表达式并用于特性模拟,仿真结果与流片器件的传输线脉冲测试结果吻合.     

40纳米MOSFET毫米波等效电路的弱反区关键参数提取

以双端口网络的分析方法为依托,对40纳米MOSFET的毫米波小信号等效电路的弱反区参数进行提取.该等效电路基于准静态逼近,包括完整的本征准静态MOSFET模型、串联的栅极电阻、源极电阻、漏极电阻以及衬底耦合网络.元件参数提取分为寄生参数提取和本征部分提取,是通过其等效电路的开路短路法来简化等效电路以及分析Y参数所得,提取的结果具有物理意义以及其方法能够去嵌寄生效应,如器件衬底耦合.     

钢筋混凝土巨型框架节点区受力分析及抗剪计算

研究了钢筋混凝土巨型框架梁柱节点核芯区的受力性能以及节点区各部分的剪力值和受剪承载力的计算方法。用钢筋混凝土薄膜元理论 ,建立了节点区受力分析的理论方法 ;用建立的方法计算了 4个巨型框架梁柱节点试验模型节点区的承载力和其中一个节点区破坏的模型的破坏过程 ,用极限分析法计算了 4个试验模型梁端的受弯承载力 ,计算结果与试验结果吻合较好。在此基础上 ,提出了节点区抗剪计算的建议 ,可作为工程设计参考     

基于Volterra级数分析的半导体激光器非线性模型

根据非线性系统Volterra级数分析理论建立了半导体激光器的非线性模型.半导体激光器由本征激光器与寄生网络级联而成.本征激光器的非线性传递函数利用谐波输入法从速率方程得到,而寄生网络的非线性传递函数由影响其非线性的主要因素决定.在此基础上利用非线性系统的级联关系得到半导体激光器的非线性传递函数,并利用模型计算了半导体激光器的二次谐波、三次谐波和三阶交调失真.计算结果显示,在宽频范围内模型计算结果与仿真结果接近,且寄生网络对于激光器非线性的影响随频率升高而逐渐加大.通过比较Volterra模型与直接仿真之间的误差随输入信号功率的变化趋势可看出Volterra模型更加适用于分析弱非线性系统.所建立的模型有助于半导体激光器的器件表征与射频光传输系统的设计.     

高压VDMOS的一种高精度静态物理模型

提出了高压VDMOS的一种高精度静态物理模型(HASPM)。在该模型中,基于更为合理 的假设而使得用解析方法求得了双扩散沟道区中的电场和电压;通过深入研究VDMOS 内部的物理特性,给出了一个关于漂移区电场的微分方程,并在整个漂移区都用解 析方法求解了该微分方程,由此求得了漂移区的电压降。计算结果表明, 该模型在漏端电流接近饱和处的稳定性有较大提高,具有较高的 计算精度,特别是在栅电压与漏电压都比较大的情况下,其计算精度有较大程度的提高。     

一种用于大电流LED驱动的高侧电流检测电路

针对LED驱动中宽输入电压范围和高精度检测的要求,提出了一种高侧电流检测电路.采用互补金属氧化物半导体(CMOS)器件作为放大器,通过检测串联在电路中的采样电阻两端电压差的大小,用滞回控制方法控制电流回路的通断,能精确控制0.5~5 A的输出电流,在5~40 V电压下达到了3%的检测精度.该电路结构简单,通过0.6μm5~40VCMOS-双重扩散金属氧化物半导体(CDMOS)工艺流片验证,芯片测试结果表明电路工作良好,能满足要求.     

500 V高压平面功率VDMOS场效应晶体管结构参数优化

击穿电压是VDMOS器件的重要构造参数之一,它和漏极最大电流IDMAX一同限制了该器件的运转范围.由于击穿电压的范围随功率器件运用范围的不同而出现较大差异,故本文利用Silvaco-TCAD的仿真平台对设定击穿电压为500 V的VDMOS进行结构参数设计与优化.首先对VDMOS设计出合适的外延层参数即外延层掺杂浓度NB和外延层厚度W_e;然后用ATHENA软件对VDMOS进行工艺仿真,得出结果:对VDMOS进行提取的各结构参数与预计相符;最后又通过ATLAS软件对VDMOS的转移特性,击穿特性及输出特性进行仿真,得到的阈值电压及击穿电压与所要求的数值吻合.因此,通过对500 V VDMOS结构参数的优化和改进,从而实现高性能VDMOS器件的高可靠性.     

半导体点火桥的电路模拟

研究半导体桥的点火时间同输入能量以及电压的关系.通过对装有BNCP炸药的半导体点火桥的输入能量进行分析,结合其电阻特性,建立了半导体点火桥的Pspice器件模型.根据与实验结果的偏差,改进了半导体桥模型,使模型的适用范围从低能量(＜5 mJ)一直拓展到高能量(＞40 mJ).并对其在点火电路中不同发火条件下的点火时间与电压以及点火时间与能量的关系进行了模拟,得出了半导体桥存在最小点火时间的结论.     

一种围栅金属氧化物半导体场效应管阈值电压模型

针对深亚微米金属氧化物半导体场效应管(MOSFET)多晶硅耗尽效应加剧问题,提出了一种全耗尽圆柱形围栅MOSFET阈值电压解析模型.通过求解多晶硅耗尽层电势泊松方程,得到多晶硅耗尽层上的压降,用以修正沟道区的通用边界条件.然后利用叠加原理求解沟道二维电势泊松方程,建立了圆柱形围栅MOSFET的表面势和阈值电压解析模型,并利用器件数值仿真软件Sen-taurus对解析模型进行了验证.研究结果表明,衬底掺杂原子浓度越高,或多晶硅掺杂原子浓度越低,多晶硅耗尽层上的压降就越大,阈值电压偏移也越显著.与现有模型相比,该解析模型的精确度提高了34%以上.     

具有双n+发射区的MCT

提出一种新型的MOS控制晶闸管结构DNMCT器件。该器件同MCT相比减弱了寄生JFET效应,并利用PISCES-IIB器件模拟软件验证DNMCT具有较好的正向导通电流-电压特性。该结构在一定程度上可缓解器件开关速度与导通压降之间的矛盾。     

全耗尽围栅金属氧化物半导体场效应管二维模型

针对深亚微米围栅金属氧化物半导体场效应管(MOSFET)的短沟道效应随沟道长度减小而愈加明显,以及移动电荷在器件强反型区对表面势影响显著的问题,提出了一种全耗尽围栅MOSFET二维模型.同时考虑耗尽电荷和自由电荷的影响,结合沟道与氧化层界面处的边界条件,求解一维泊松方程,得到一维电势分布模型,然后结合器件源漏处的边界条件求解拉普拉斯方程,最终得到全耗尽围栅MOSFET精确的二维表面势模型,并在此基础上得到了阈值电压、亚阈值斜率等电学参数的解析模型.利用Sentaurus软件对解析模型进行了验证,结果表明:该模型克服了本征模型在重掺杂情况下失效和仅考虑耗尽电荷的模型在强反型区失效的缺点,在不同沟道掺杂情况下从亚阈值区到强反型区都适用;与原有模型相比,该阈值电压模型的误差减小了45.5%.     

VDMOS功率器件的优化设计与研制

讨论了VDMOS功率器件的外延层结构,结终端技术,芯片背面多层金属化的优化设计理论与器件制造工艺技术;导出了BV_(DS)≥500V,I_(DS)≥IA的VDMOS外延层结构参数和终端结构模型与参数,给出了芯片背面多层金属化的工艺条件和制造VDMOS芯片的集成电路平面工艺流程.     

栅极无偏置JFET放大电路工作点设计整定方法

根据JFET传输特性曲线分布于两个象限的事实设计了栅极无偏置JFET共源放大电路。讨论了栅极无偏置JFET共源放大电路漏极外接偏置电阻Rd的设计方法，并用实验验证．