具有零偏补偿功能的电容式微加速度计接口电路

为了实现了电容式传感器和其他信号处理电路之间的接口,提出了一种电容式传感器接口电路。该接口电路基于开关电容技术,采用采样电荷结构,并在其前端读出电路采用采样开关噪声消除技术,在0.35μm 2P-4 M CMOS标准工艺下设计并流片实现,且特别适用于开环或力平衡闭环电容式微加速度计和振动角速度陀螺仪应用。测试结果表明:在1 MHz的采样时钟下,该接口电路取得了约5.35 aF的电容分辨率和约0.173 aF.Hz-1/2的噪声基底。     

红外焦平面CTIA型读出电路的设计研究

为了适应红外焦平面(IRFPA)高像素的趋势,设计出面积更小、性能更优的像元电路,选择电容反馈跨阻放大器(CTIA)作为像元电路的电路结构,在CTIA中运算放大器基于共源共栅结构,采用积分电容可选的模式来调整积分时间,并基于电路高像素的需求,优化电路,减小面积.在此基础上,搭建模拟信号通路进行仿真研究,绘制版图,并进行后仿,为读出电路的正确性、可靠性提供保障.优化后的像元电路面积为18μm×18μm,可选积分电容分别为60 fF和400 fF,后仿得到的信号通路输出摆幅常温下为2.03 V,低温下为1.52 V,且低温下的积分噪声为213.6μV,满足设计需求.     

一种低功耗GaN基紫外焦平面读出电路设计

针对GaN基紫外焦平面,采用单端放大器的CTIA结构作为输入级,设计了一种小面积低功耗的读出电路,分析了电路的电荷增益、注入效率、功耗与噪声等性能指标。通过使用边积分边读出模式工作,电路功耗显著下降,当面阵大小为M×N时,仅与列数N有关。仿真结果表明,电路工作正常,电荷增益为1.6μV/e,注入效率可达96.8%,输出线性度大于99%,对噪声具有很好的抑制作用。     

低噪声X射线探测器读出电路

设计一种32通道X射线探测器读出电路, 将探测到的微弱电信号进行放大并转换成电压信号读出。该电路中每个通道包含一个电荷灵敏放大器、一个相关双采样电路和一个采样保持电路。 为提高成像质量, 对读出电路进行低噪声设计, 其中前级的噪声贡献尤为明显, 因此重点对噪声源进行理论分析并采取相应的降噪措施。仿真得到输出积分噪声为69.7 μV。     

阻变存储器读电路的优化设计

随着阻变存储器高阻态和低阻态间阻值窗口的减小,电流型灵敏放大器的读正确率降低.设计了一款电压型灵敏放大器,应用在读电路中,有效地解决了这一问题.该电压型灵敏放大器电路结构简单,经SMIC0.13μm下流片验证,它的读出时间为125ns,面积仅为756μm2,功耗为41.25μW,读窗口为260mV,相比电流型灵敏放大器50mV的读窗口有了很大的改进.     

一种两级CMOS运算放大器电源抑制比提高技术(英文)

在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR。该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR。采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20dB以上。     

红外探测器的读出电路设计

为减少电路功耗和噪声,基于0.35μm n-well CMOS(Complementary Metal-Oxide Semiconductor)工艺,设计了320×240焦平面探测阵列的读出电路。该电路给出了一种新型单级电容跨导放大器,采样保持电路为相关双采样电路。电容跨导放大器采用稳定的偏置电路。该电路每帧图像的输出时间为10 ms,输出图像为100帧/s。     

一种两级CMOS运算放大器电源抑制比提高技术

在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR.该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR.采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20 dB以上.     

单端CTIA型读出电路线性度的研究及优化设计

对单端电容跨阻抗放大器读出电路的非线性进行了理论研究,详细分析了积分电路、采样保持电路、行选电路对非线性的影响。在此基础上,为提高读出电路的线性度,提出在积分电路中引入增益自举结构以及行选电路中采用转移电荷电路替代传统源跟随电路的方法。具体电路采用CSMC DPTM 0.5μm工艺实现,在输入积分光电流为2.0nA~26.5nA的范围内,读出电路的非线性度仅为0.05%。     

CTIA型读出电路的噪声抑制

分析和讨论了红外焦平面阵列CMOS读出电路中几种常见的噪声及其抑制技术,对电容反馈互导放大器(CTIA)型红外焦平面读出电路,给出了噪声抑制的仿真结果。     

低噪声CMOS电荷灵敏前置放大器

为了满足辐射探测器的读出密度要求,完成了低噪声CM O S专用集成电荷灵敏前置放大器的设计和测试。采用0.6μm CM O S工艺,电路面积为260μm×210μm,功耗为15.9mW,比传统的电荷灵敏前放的电路密度至少提高了3个数量级。测量得到的噪声结果为:在成形时间为1μs时,零电容噪声为1 377.1 e,电容噪声斜率为43.7 e/pF。噪声的实测结果和理论分析比较吻合,间接测量了使用工艺NM O S的1/f噪声系数,为低噪声设计提供了参考依据。     

一种单端输入的CMOS图像传感器设计

设计了一种应用于红外上转换系统的CMOS读出电路,利用单端放大器的CTIA方式进行读出,克服了传统差分输入放大器管子多、需要米勒补偿电容、版图占用面积大的缺点,有效地减小了电路在像元中占的面积。积分电容采用80 fF,使满阱电子数达到40万个,动态范围大于60 dB。利用相关双采样电路有效地降低了读出噪声,输出总噪声小于0.5 mV。在版图设计中采用了奇偶对称方式,有效地提高了光敏区的占空比。经测试,该电路工作正常,成像清晰,性能良好。     

神经信号再生专用微电子系统的设计

根据神经束电信号的特点,提出一种适用于中枢神经束电信号探测放大和再激励的微电子系统设计方案,功能单元包括微弱神经电信号探测电路、交流信号耦合电路和神经束再激励电路.为面向生物体植入应用,系统设计主要考虑功耗、噪声和交流耦合输入等性能.另外,设计了2种运算放大器单元,分别是用于前置电路的低噪声、低功耗两级运算放大器和具有高增益、高驱动能力的输入输出全摆幅恒跨导折叠运算放大器.系统采用CSMC双层多晶硅双层金属(DP-DM)标准0.5μm CMOS工艺设计完成.仿真和测试结果表明设计芯片实现了微弱低频电信号放大功能,可用于神经信号再生应用,功耗和体积满足生物体植入式器件的要求.     

寄生电容对运算放大器电路稳定性的影响及补偿的分析

运算放大器电路中常存在寄生电容,本文分析了这些寄生电容使电路产生自激的原因及提高闭环稳定性的补偿措施。     

一种新型电流镜运算跨导放大器的设计

针对传统低压微功耗电流镜运算跨导放大器存在低增益和小摆率的缺陷,设计了一款新型电流镜运算跨导放大器。在不影响电路的静态功耗和稳定性的基础上,该运算跨导放大器采用增益提高(gain-boosting, GB)结构,增大了电路的小信号增益;引入开关型摆率增强(switched slew-rate enhancement, SSRE)结构,提高了电路的大信号摆率。基于UMC 0.11μm标准CMOS工艺进行电路设计和仿真。仿真结果表明：在1.2 V电源电压和10 pF负载电容下,与传统电流镜运算跨导放大器相比,设计的新型电流镜运算跨导放大器的增益提高了47 dB,正摆率提高了11.2倍,负摆率提高了12.4倍。     

浅析集成运放的非线性应用

本文介绍了μA741集成运算放大器的芯片结构以及利用集成运放组成非线性电路的应用。     

1.5 V低功耗CMOS恒跨导轨对轨运算放大器

运算放大器是模拟集成电路中用途最广、最基本的部件。随着系统功耗及电源电压的降低,传统的运算放大器已经不能满足低压下大共模输入范围及宽输出摆幅的要求。轨对轨运算放大器可以有效解决这一问题,然而传统的轨对轨运算放大器存在跨导不恒定的缺点。本文设计一种1.5V低功耗CMOS恒跨导轨对轨运算放大器,输入级采用最小电流选择电路,不仅实现了跨导的恒定,而且具有跨导不依赖于理想平方律模型、MOS管可以工作于所有区域、移植性好的优点。输出级采用前馈式AB类输出级,不仅能够精确控制输出晶体管电流,而且使输出达到轨对轨全摆幅。所设计的运算放大器采用了改进的级联结构,以减小运算放大器的噪声和失调。基于SMIC0.18μm工艺模型,利用Hspice软件对电路进行仿真,仿真结果表明,当电路驱动2pF的电容负载以及10kΩ的电阻负载时,直流增益达到83.2dB,单位增益带宽为7.76MHz,相位裕度为63°;输入输出均达到轨对轨全摆幅;在整个共模输入变化范围内跨导变化率仅为2.49%;具有较高的共模抑制比和电源抑制比;在1.5V低压下正常工作,静态功耗仅为0.24mW。     

非制冷热释电红外焦平面阵列读出电路的新型结构

提出一种带有列共用结构的电容跨阻放大器(CTIA)读出结构, 以实现高线性度、低功耗、低噪声和较大输出范围。该结构可以降低像素结构的复杂性, 提高电路设计的灵活度。电路采用奇偶行交替连续读出的方式。采用0.35μm DPTM工艺, 利用该结构设计一个原型芯片。电源电压为5 V, 每列CTIA结构功耗约为29.3 μW, 线性度为99.98%。该原型芯片可以被扩展为320×240阵列。     

一种高性能全差分运算放大器的设计

设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2pF,采用华润上华(CSMC)0.5μm 5VCMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3dB,单位增益带宽为316MHz。精度为0.01%时的建立时间为4.3ns。     

基于SiGe BiCMOS工艺的高速光接收机模拟前端电路

基于IBM 0.18,μm SiGe BiCMOS工艺,设计了一款12.5,Gb/s的全差分光接收机模拟前端电路.该电路由跨阻放大器、限幅放大器、直流偏移消除电路和输出缓冲级组成.为获得更高的带宽,本文对Cherry-Hooper结构进行了改进,设计出一种三级级联的限幅放大器,而直流偏移消除电路则使用了差分有源密勒电容(DAMC)来替代传统的片外大电容,提高了电路集成度和稳定性.版图后仿结果表明,在探测器等效电容为300,f F的情况下,光接收机前端电路的跨阻增益为97,d B,-3,d B带宽为11.7,GHz,等效输入噪声电流小于14.2,pA/Hz~(1/2),芯片核心面积为720,μm×700,μm.