基于FPGA的全数字锁相环性能改进的设计

简单介绍了全数字锁相环(ADPLL)的工作原理,详细论述了一种可增大全数字锁相环同步范围的数控振荡器的设计方法,并给出了部分VHDL设计程序代码和仿真波形.在此数控振荡器的设计中引入了翻转触发器的概念,并通过改变翻转触发器的动作特点,使得数控振荡器的输出频率提高,以达到增大全数字锁相环同步范围的目的.     

快速高精度BPSK信号载波相位同步算法

提出了一种离散Fourier变换(DFT)和数字锁相环(DPLL)联合的二相相移键控(BPSK)信号载波相位同步算法.该算法采用平方运算和DFT对BPSK信号进行频率粗估计,通过设计数字锁相环快捕带宽,保证频率粗估计作初始频点的数字锁相环直接工作在快捕状态.数字锁相环经过约1个频率周期锁定,提供满足解调性能的精确同步载波信号.仿真表明,算法满足快速高精度载波同步要求,且避免了传统的锁频和锁相环联合算法锁定时间过长的问题.采用全数字结构,算法易于数字信号处理器(DSP)等数字芯片实现.     

一种改进的双控制通路锁相环

提出一种改进的双控制通路锁相环结构。改进锁相环的两个控制通路有不同的压控振荡器增益。其中, 粗调节通路的压控振荡器增益较大, 用来调节锁相环的输 出频率范围; 细调节通路的压控振荡器增益较小, 用来决定环路带宽, 同时优化锁相环的抖动特性。电路芯片采用SMIC 0. 18 μm CMOS Logic 工艺加工。后仿真结果表明该锁相环的输出频率范围为600 MHz到1. 6GHz, 并有良好的抖动特性。     

应用于全数字锁相环的动态器件匹配与低功耗鉴相技术

提出了应用于全数字锁相环的改进的动态器件匹配技术和低功耗鉴相技术.利用低功耗鉴相技术简化了传统的全数字锁相环的鉴相原理,发明出一种新型的数字鉴相器,降低了数字电路实现的复杂性,降低了功耗;同时,本文所述的应用于全数字锁相环的动态器件匹配技术,降低了电容的工艺偏差对锁相环输出调谐曲线的不利影响,优化了锁相环的性能.该全数字锁相环采用TSMC 0.13μm CMOS工艺进行设计,仿真结果表明,本文所述的低功耗鉴相器功能正确,可使全数字锁相环正确地锁定在2.4～5.2GHz,本文所述的基于改进算法的芯片中鉴相器部分具有传统架构鉴相器53.2%的功耗与66.5%的芯片面积.测试结果表明,动态器件匹配技术使振荡器的输出调谐曲线(本文指输出频率与DCO调制字码值的曲线关系)更加接近理想情况.     

频率分辨率改进型数控振荡器的设计

设计了一个应用于四频带全球移动通信系统(GSM)收发机的频率分辨率改进型数控振荡器.提出了一种新型串联开关变容管模型并进行理论分析,将其应用在振荡器的精确调谐电容阵列中,验证了其对频率分辨率增强的性能.设计采用90 nm互补金属氧化物半导体工艺,当谐振在3.1 GHz时,数字加抖前的频率分辨率达到1.6 kHz,距中心频率20 MHz处的相位噪声为-152 dBc/Hz,功耗8.16 mW.仿真表明,该频率分辨率改进型数控振荡器满足四频带GSM收发机的要求,适于应用在全数字锁相环中.     

高稳定BPSK信号载波相位同步算法

基于二相相移键控(BPSK)信号幅度剧烈变化会严重影响数字锁相环的环路带宽和稳定性,提出了一种数字自动增益控制(AGC)和锁相环(PLL)联合的高稳定BPSK信号载波相位同步算法.采用指数增益放大非相关反馈自动增益控制环路对输入调制信号进行幅度调整,使输出AGC的调制信号幅度稳定在预定值,再将幅度稳定调制信号输入到数字三阶PLL进行精确载波相位估计.仿真结果表明,算法避免了数字三阶PLL由于调制信号幅度变化带来的环路不稳定,且在信噪比(SNR)动态范围内,保证环路噪声性能满足BPSK信号解调的要求.     

一种线性化轨对轨调节压控振荡器设计

为了解决控制电压范围小、调谐增益过大导致压控振荡器（voltage controlled oscillator, VCO）对控制线噪声抗干扰能力弱的问题，设计了一种高度线性化轨对轨频率调节的压控振荡器。采用SMIC 0.18μm CMOS工艺，设计了电压转电流电路实现控制电压与电流饥渴型振荡器尾电流的轨到轨线性转化，进而实现振荡频率的轨到轨线性调节；并且利用缓冲器优化振荡波形以适应锁相环系统应用。Cadence Spectre仿真结果表明，振荡器在1.8 V的轨对轨控制电压范围内都具有很好的线性，调谐增益为183 MHz/V，频率范围为0.89～1.22 GHz，中心频率1.06 GHz，功耗仅有227.8μW。本文设计适用于锁相环的集成应用，可为压控振荡器的设计提供支持。     

新型CMOS数控振荡器

提出了一种新型ＣＭＯＳ数控振荡器的设计．该振荡器由一个结构简单的电流控制振荡器和一组可数控的电流源电路构成,电路结构简单,非常适合作为ＡＳＩＣ单元电路使用,既可单独作为数控振荡器使用,也可用作为数字锁相环中的一个部件．计算机电路模拟结果表明,新型ＣＭＯＳ数控振荡器具有较高的自激振荡频率、较宽的频率变化范围及较高的频率控制精度等特性,在计算机接口电路中有着良好的应用前景．     

一种无锁相环的高精度数字视频彩色解码方案的研究

在模拟解码系统中,为了配合不同制式的信号,采用了多个不同频率的晶振,根据制式来进行切换,在模拟锁相环路的控制下跟踪色载波 在数字解码系统中,使用不同累加步长的数控振荡器来代替晶振,在数字锁相环的控制下跟踪色载波.全数字解码系统具有结构简单、精度高等优点,但设计较为复杂,并且对采样频率有要求,需要采样频率接近色载波频率的整数倍,否则数字鉴相会出错,故对于非整数倍采样的信号,需要先重采样至整数倍采样的信号才能使用数字色载波锁相环.各种视频制式的色载波频率都有严格的规定,故在一些数字视频解码系统中,为了简化设计便将色载波频率设为标称值,直接估计每行色载波的起始相位来进行解码.对于广播电视信号,由于其色载波频率精度极高,当使用这种方案时效果较好 对于非标准电视信号,如录像机等,其色载波频率会发生小幅漂移,而高精度的色载波对保证色调的严格不失真很重要,此时如果仍然采用无锁相环的解码方案,就会影响画面质量.本文提出了一种在50MHz采样率下,不采用数字锁相环同时又能跟踪非标准电视信号色载波频率漂移的数字视频解码方案.PAL制电视信号的色同步在50MHz采样率下有120个采样点.通过搜索机制获得合适的64个采样点,作乘累加运算以获得所需的两个DFT变换系数,根据频谱校正的原理得到了每行色载波的起始相位 在PAL制中,每场起始处有20行左右的黑电平信号,对其中8行的色载波相位利用相位展开算法展开,用最小二乘法建立线性回归模型进行拟合,获得展开相位的梯度,经过计算得到色载波频率的估计值,接着使用该帧的频率估计值和每行的相位估计值恢复出本地高精度的色载波进行色差信号的解调.文章最后给出了使用从电视信号发生器中采集的数据进行彩色解码的仿真结果.     

基于极性发射机的两点调制锁相环的设计

采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相位噪声、低锁定时间的两点调制锁相环电路.芯片的测试结果表明,当压控振荡器震荡在4.8 GHz时,该锁相环在偏离4.8 GHz 10 kHz、1 MHz和3 MHz时的相位噪声依次为-83、-108和-114 dBc/Hz,采用该锁相环的极性调制发射机发射0 dBm信号时频移键控误差为2.97%,该锁相环的芯片面积为0.32 mm~2,整体性能满足蓝牙射频芯片测试规范要求.     

整数型全数字锁相环的非线性量化效应及其对相位噪声的影响

提出并验证了一种全数字锁相环（ADPLL）的非线性相位域模型,基于此模型说明了整数型ADPLL进入非线性阶段后,相位差量化器产生的量化误差概率密度分布不再符合现有线性模型条件,线性模型的相位噪声预测公式不再准确.经Matlab与Verilog行为级仿真,验证并解释了整数型ADPLL在非线性阶段呈现的带宽扩展和带内相位噪...     

直线电机伺服系统模糊零相差跟踪控制

零相差跟踪控制方法可以提高伺服系统跟踪性能,但仍存在鲁棒性不强和增益误差的问题.对此提出误差增益补偿算法以减小增益误差,并进一步用模糊补偿替代增益补偿以提高系统的鲁棒性.数字仿真结果表明,新方法具有简单、实用的特点,可以有效地提高伺服系统的跟踪精确性和鲁棒稳定性.     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

解调环数字误差处理器算法

本文概述了信号平面分割法作为解调环数字误差处理器算法的基本设计思想,设计了若干实际电路,结合实测结果指出这种方法的直观性、有效性;并将信号平面分割法与通用环算法比较,两者是统一的,但前者使用有局限性,后者在所有正交对称数字解调中有恢复载波精度高、算法合理和硬件实现简单的优点,是通用性更强的设计手段.     

全数字式前馈AGC设计与FPGA实现

为了解决抗干扰导航接收机中数字干扰对消结果的动态范围过大问题,提出一种新的全数字式前馈自动增益控制(AGC)算法.研究了算法中各个参数的设置方法,并指出现场可编程门阵列(FPGA)实现技巧.仿真实验结果表明,对于不同有效位数的输入数据,只需经过一步增益调节就可使输出达到期望的取值范围;而实现时对增益控制因子精度的选择,将影响AGC输出信号的平均幅度.     

简易数字光纤通信系统的误码测试与分析

应用误码测试仪、光功率计等对简易数字光纤通信系统实验箱进行误码测试．分析结果得到:误码率随数字信号密度的增加而增大;在实验参数范围内,误码率随光源输出光功率以及光接收系统增益的增大而减小．实验表明此法简单有效,且能准确判断误码的原因和位置,可为实际数字光纤通信网络的误码测试和分析提供方法上的指导．     

一种合成宽带数字波束形成相控阵通道幅相误差的校准方法

在对相控阵雷达数字化单脉冲和差波束形成原理研究的基础上,给出了单脉冲比的提取模型。对通道幅相误差与角度估计精度的关系进行了分析,结果表明通道幅相误差将导致和波束主瓣畸变,增益降低,进而影响角度测量的精度;在利用合成宽带信号进行距离高分辨成像时,通道的幅相误差将会导致高分辨距离像的畸变。针对通道误差的校准提出了一种不需要注入参考信号的盲自适应校准方法,利用接收信号作为参考信号,采用改进的NLMS算法求取校准权值,在校准过程中进行通道延迟的补偿。仿真结果证明了该方法的有效性。     

最小均方算法用于数字信号的性能

为了获取最小均方 (LMS)算法用于数字信号的性能 ,提出了一项新的性能参数——误码率。分析了误码率与算法均方误差之间的关系 ,在实验的基础上给出了两者之间的一个近似函数表达式。并重点研究了算法步长对收敛速度、稳态失调量、误码率这三项性能参数的影响 ,以及步长确定的原则 ,为数字信号领域使用 LMS算法提供了一些理论基础。     

余弦拟合消除相移误差在显微数字全息术中的应用

分析了在常用的四步相移中相移误差对相位重构造成的误差,给出了相移误差与相位重构误差的关系式,提出了通过干涉条纹的拟合来计算相移误差的方法,并将该方法应用于数字显微全息术测量细胞相位的实验中,得到了比较理想的细胞三维形貌.与不进行修正的结果相比较,发现相移误差造成的周期性相位重构误差,在使用后被明显地减少了,表明此方法是有效的.考虑到大多数全息图的干涉条纹比较容易识别,而且比较规则,因此该方法有比较好的通用性.     

一种数字域自校正流水线模数转换器改进结构

研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法，提出了一种适用于数字域自校正的改进的流水线结构。该结构通过对参考电压的调整，避免了以往自校正结构中产生丢失码字、降低输入范围的现象。结果表明，校正后系统的线性度有了大幅度的提升。