一种适用于802.11a/g无线局域网接收机的实时压扩开关电容模拟基带电路(英文)

由于采用正交频分复用(OFDM)技术,802.11 a/g无线局域网接收机的模拟基带电路需要克服12 dB峰均功率比(PAPR).本文设计了一种基于实时压扩方式的模拟基带电路,主要包括5阶开关电容低通滤波器和10-bit流水线模数转换器.滤波器的截止和时钟频率分别为10 MHz和100 MHz,模数转换器的采样时钟为25 MS/s.经滤波器压缩的信号直接经过模数转换器,同时信号扩展在后端数字域完成,无需采用模拟放大器恢复信息.因为动态范围扩了2 bit,基于压扩方式的模拟基带功耗大约为传统基带的四分之一.本设计采用1.2 VIBM CMOS工艺实现,设计功耗为75mW.     

用于植入式医疗设备的低功耗低位逐次逼近型模数转换器

针对植入式医疗设备中关键模块模数转换器(ADC)的超低功耗设计问题,以低功耗的逐次逼近型ADC为基础,提出了低位逐次逼近量化逻辑的模数转换器。量化逻辑主要用于以心电信号为代表的低活动度生物信号,在采用固定分辨率和采样率的情况下,根据信号的变化幅度调整量化次数,以达到降低功耗和压缩数据量的目的,在信号处于基线或缓变间期最少只需要3次量化就可以得到ADC转换结果。采用Global Foundry 0.18m标准CMOS工艺对该ADC进行了电路和版图设计,仿真结果显示,在1.8V的电源电压和1kHz的采样率下,ADC的有效位为9.6b,核心电路平均电流功耗为64～131nA。该低位逐次逼近模数转换器特别适合应用于植入或可穿戴医疗设备中低活动度生物信号的模数转换,在保证量化精度的同时显著降低了ADC的功耗。     

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

用于小LSB并行ADC的新型节约面积的预放大器链设计方法(英文)

伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总和最小.为验证该优化方法,结合电阻均衡技术,构造了一个3级结构flash型ADC.与一般设计相比,输入管总面积减少了57%.每个LSB为3.125 mV,直接转换精度3.5 bit,得益于窗口结构,在满度输入范围内等效精度为8 bit,采样率为224 Msample/s.     

一种八位并行插值型模数转换器的设计

数字技术的飞速发展,使得对模数转换器(ADC)的研究变得越来越重要.论文在并行模数转换器的基础上,结合内插结构设计了包括比较电路阵列、编码模块和输出锁存模块三个模块的八位模数转换器.这种新结构的八位并行内插模数转换器能更好地降低功耗和减小芯片面积;由于该模数转换器加入了抗饱和电路,提高了时钟脉冲的开关速度.利用Candence中的Spectre工具对电路进行了仿真,仿真结果表明,这种模数转换器达到了设计要求.     

用于植入式医疗装置的逐次逼近式模数转换器

针对植入式医疗装置对模数转换器(ADC)的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器(SAR-ADC)。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明:所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。     

基于FPGA+DSP的高速基带信号处理平台的设计

针对目前无线通信系统基带信号处理平台功能单一、灵活性差、运算能力弱等问题,在传统处理器架构的基础上提出了一种改进高速基带信号处理平台的硬件设计方案。该方案采用FPGA+DSP的处理架构,依托高性能的器件和高速接口,搭建了一个高性能的通用基带信号处理平台。该平台直接实现对中频数字信号的处理,融合数字上下变频与基带算法于一体,具有模块化、灵活性等特点。实验结果表明,该基带处理平台能快速接收并实时处理各类基带信号,数据处理能力达到了较高水平。     

高精度模数混合SAR ADC校准算法

针对高速逐次逼近型模数转换器中的比较器失调和电容失配问题,设计一种模拟前端“粗”校准与数字后端“细”校准相结合的模数混合校准技术,对系统失调电压以及电容失配分别进行抵消、量化与补偿,从而在保证模数转换器采样速率的同时能够有效提高转换精度和信噪比。基于12位模数转换器对所提出的电路结构和校准算法进行了Matlab行为级建模仿真,算法校准后在80 MHz采样率下信噪失真比达到73.28 dB,有效位数11.88 bit,分别比校准前提高15.1dB与2.5 bit。     

NiW合金基带表面c(2×2)-S超结构的硫化处理

由于硫元素与氧元素化学特性相近,利用硫在Ni基带表面形成的c(2×2)-S超结构可以有效地控制氧化物缓冲层在Ni基带表面的织构.本研究提出将单质硫在120℃下挥发,利用单质硫在基带表面的吸附与脱附形成有序c(2×2)-S超结构的新技术路线.X光电子能谱(XPS)结果显示,采用新技术处理的金属基带表面有明显的硫元素,基带表面Ni和S的原子比例符合c(2×2)结构中S的覆盖度,即0.5的要求.在经过硫化处理后的NiW基带表面制备缓冲层,结果显示,新硫化处理技术改善了NiW基带表面的物理化学特性,有利于氧化物缓冲层的外延生长.     

数字基带信号直接传输系统的研究与设计

数字基带信号的直接传输会随着传输距离的增加而使得信号幅度逐渐衰减.为了提高传输质量,提出了一种基于高速模数转换器和最小二乘法自适应均衡的软阈值数字基带信号直接传输方法,使用模数转换器的接收机替代传统的均衡器芯片,对波形进行多级量化,并在自适应均衡后输出信号.首先使用高速模数转换器接收非屏蔽双绞线传输的基带差分信号波形,然后通过软阈值自适应均衡算法进行信号整形,最后将每个二进制数据位软信息组成的多级数据序列作为Turbo译码器的输入信号.电路实验中,在发送端通过1个199 m和1个201 m的非屏蔽均匀铜质双绞线输出12.5 MHz伪随机序列,实现了数字基带信号的时钟提取以及软阀值的均衡输出.该方法延长了数字基带信号的传输距离,同时也保证了数字基带信号的传输质量.     

一种WCDMA基带信号处理方法的研究

无线基带信号的多模处理是目前宽带移动通信发展的趋势,WCDMA系统中典型的基带信号计算为有限序列的互相关运算。采用快速傅里叶变换(FFT)完成了WCDMA多径检测典型基带信号处理,与LTE基带信号典型的FFT运算统一,实现了WCDMA和LTE多种无线制式的基带多模共享处理资源。实验仿真结果表明,该方法在性能和计算量上都能满足实际应用需求。     

适用于Σ—ΔADC的半波滤波器设计

讨论了Σ－ΔＡＤＣ模数转换器中降采样部分的抗叠混滤波器的设计要求和结构，着重介绍低过采样率情况下半波波器的设计过程和有关证明，并给出了４组滤波器的数据。     

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.     

一种低电压无采样保持运放14 bit,100 MS/s流水线型模数转换器的65 nm CMOS工艺实现

设计了一款低电压实现的14bit,100MS/s流水线型模数转换器(Pipelined ADC),该ADC前端采用无采样保持运放结构来降低功耗和减小噪声,减少了第一级采样网络孔径误差和非线性电荷注入的影响.通过选取合适的输入采样电容容值解决了kT/C噪声和电容不匹配的问题,并设计了符合系统要求的低电压高速高增益运放.该模数转换器同时也包含了带隙基准、分布时钟产生电路、参考电压和共模电压缓冲器等电路模块.芯片采用TSMC 65nm GP 1P9M CMOS工艺实现,面积为3.2 mm2(包含PAD).测试结果表明,当采样率为20MS/s,输入信号频率为1.869MHz时,信噪比(SNR)为66.40dB,信噪失真比(SNDR)为65.21dB,无杂散动态范围(SFDR)为73.44dB,有效位数(ENOB)为10.54bit.电源电压为1.2 V,整个模数转换器的总功耗为260mW.     

8位600MS/s CMOS超高速并行模数转换器的仿真分析与设计

描述了一个高速并行(Flash ADC)模数转换器的仿真分析与设计.该模数转换器运用反相器阈值电压量化技术(Threshold Inverter Quantization,TIQ)进行设计,使得使用普通CMOS数字工艺也可获得很高的采样速度.在文中,一个使用TSMC0.25μm工艺的8位TIQ CMOS并行模数转换器被设计出来并加以仿真分析.该模数转换器采样速度可达600MS/s,工作电压为2.5V时功耗约为154.506mW,占用的面积约为0.2mm2.特别适用于高速低电压SoC电路的设计.     

高性能低功耗10 bit 100 MS/s SAR ADC

设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.     

基于TMS320C6701EVM及其扩展子板的多路声回波对消系统

利用TMS320C6701 EVM及其音频扩展子板设计并实现了一种基于盲信号分离的多路声回波对消系统．通过音频模数转换器(PCM4204)采集多路混合语音信号,以浮点DSP(TMS320C6701)作为运算处理单元,由音频数模转换器(PCM4104)发送分离后的语音．采用时分多路复用与DMA相结合的传输方式,解决了音频芯片采样率与系统时钟频率不匹配的矛盾;板上开关式控制结构极大地增加了软件编程的灵活性;优化的线性汇编代码设计保证该系统能够进行实时处理．实验证明,系统具有很好的稳定性、可靠性及可扩展性．     

基于STM32F103RD的数字相干检测系统设计与实现

为了提高检测精度、简化硬件电路设计、精确测量2n伪随机复合频率信号中各主频信号通过地质体之后的响应参数(相位信息和幅度信息),基于数字相干检测的原理,设计一种数字相干检测系统。该检测系统硬件以高性能处理器STM32F103RD为核心,结合24位Σ-△型高精度模数转换器ADS1271和GPS的实时授时功能完成对待测信号的采集;该系统软件针对待测信号中与参考信号相干的某个主频信号设计A/D采样率处理、参考信号离散化处理、GPS同步规则设置以及相干检测计算等算法实现幅度和相位的检测。研究结果表明:该相干检测系统能准确检测出2n复合频率信号中各主频信号经过模拟地质体之后的响应信息;该检测系统具有良好的抗温度干扰能力、一致性以及重复性,能有效提高检测精度、减少误差。该相干检测系统非常吻合当前物探领域频率域勘探仪器的检测要求,具有广阔的应用前景。     

AIS基带信号的接收与处理

为了提高船舶在海上航行的安全性,根据AIS基带信号的特点,采用CMX7042调制解调芯片,结合ARM嵌入式技术,设计了AIS基带信号接收模块.对AIS基带信号接收处理,按照AIS标准语句格式打包处理,进行了AIS系统软硬件设计与实现.测试结果表明接收数据符合设计要求,同时该AIS接收模块的灵敏度与标准相比有所提高.