基于DDS＋PLL频率合成技术的跳频信号源研究

本文分析了DDS与PLL的工作原理和基本结构,提出以DDS直接激励PLL的频率合成方法,给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。通过在EDA软件环境下进行设计及仿真,最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。经测试分析,DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz的频率信号,适用于高速跳频通信系统。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

一种应用于DDS+PLL混合频率综合器中的滤波器设计

主要研究设计了PLL+DDS环外混频混合频率综合器中的带通滤波器,系统把DDS与PLL经混频器混频后,通过窄带带通滤波器滤波,得到了所需中心频率的输出信号.为了缩短设计周期,提高微带线带通滤波器的性能,通过ADS中的无源电路设计向导,设计出了一种中心频率为2.5GHz,带宽为65MHz,阻带频率在2.375GHz和2.625GHz处衰减幅度大于50dB的平行耦合微带线带通滤波器.最后经过实物测试表明,设计出的平行耦合微带线带通滤波器满足各项指标要求.     

基于AD9858的DDS＋PLL频率合成器

基于锁相频率合成技术（PLL）和直接数字频率合成技术（DDS）各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。     

S波段频率合成源的研制

介绍了直接数字合成(DDS)与锁相环路(PLL)的基本原理及利用DDS与PLL相结合的方法设计的频率合成源,并给出了该频率合成源的实例和达到的性能指标。     

基于DDS的穿墙雷达信号源设计

本文设计的信号源应用于的穿墙雷达系统中。介绍了DDS＋PLL信号发生原理,分析并采用DDS激励PLL方法完成系统设计。使用了直接数字频率合成器AD9898锁相环频率合成器与AD4113等高集成度芯片设计重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计,实现了频带为1～2GHz的步进频率信号源。     

正交DDS信号单边带上变频调制

基于正交上变步调制原理,针对DDS（真接数字频率合成）激励PLL（锁相环）频率合成器的某些不足提出了一种频率信号生成的新方法,该方法在微波频段保持了DDS的所有特性,不仅克服了由于DDS激励PLL频率合成器所产生的DDS性能弱化及相位噪声增大的缺点,也抑制了在混频器中上变频所带来的双边带中的无用边带。同时因使用AD8346正交调制芯片与AD9854 DDS芯片,使得设计变得经济、简单易行。     

线性调频信号源的研制

提出了一种具体的C波段的线性调频信号源的设计方案．该方案是基于最新的直接数字频率合成技术（DDS）和锁相环频率合成（PLL）相结合的结构,利用DDS与PLL进行混频产生所需信号,重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计及高速PCB板设计的关键技术等,并针对实际调试过程中的常见问题给出具体的解决方案．     

频率合成解决方案

介绍几种常见的频率合成方案,着重分析PLL频率合成及DDS频率合成的工作原理,分别介绍了两种频率合成集成电路的应用并进行了对比。     

基于AD9852的多功能高精密DDS信号源的设计

信号源是电子技术中重要的基本仪器,现代通信技术不断的发展,对信号源的输出波形种类、频率范围、分辨率、精确度、频谱纯度等提出了近乎苛刻的要求。传统的PLL频率合成信号源对此已无能为力。DDS采用全数字技术,具有PLL合成无可比拟的优越性能。本文介绍一种采用AD9852专用DDS芯片设计的一种高精密信号源。     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

高性能数字电视调谐器本振的设计与实现

在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.     

频率合成方案浅析

本文概述了目前常用的几种频率合成的方案,阐述了它们的原理并对其性能作了分析,并介绍了在实际电子设计中PLL和DDS的具体实现方法。     

基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于DDS和PLL技术实现的L波段高码速率(16Mb/s)最小频移键控调制源

介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1 030MHz和1 090MHz)MSK调制信号源。对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1 030MHz时测得),最小仅为2.3%(在1 090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

直接数字合成器(Direct Digital Synthesizer)应用综述

直接数字合成(Direct Digital Synthesis-DDS)是近年来新的频率合成(FS)技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。本文根据作者的实际经验,介绍AD公司DDS专用集成芯片AD9831、AD9833/9834、AD9852等芯片性能特点和典型应用。全面介绍基于DDS专用芯片的正弦波信号、三角波信号、方波信号、AM信号、FM信号、FSK信号和PSK信号的产生方法。     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.     

数字调频激励器中的信号合成方法

提出了数字调频激励器的总体框架,研究了立体声信号合成和频率调制的数字实现方案. 结合理论分析和算法的仿真,完成基于FPGA+DDS结构的硬件平台设计. 使用调制分析仪和立体声解码器,分析解调后信号的性能指标. 测试结果表明,与传统的模拟实现方案相比,数字调频激励器中的信号合成方法结构简单,误差小,各项指标可以满足同步广播系统频率、相位和调制度相同的要求.