基于Quartusll平台的数字系统设计

基于EDA技术设计数字系统已成为电子设计领域中的重要方式，本文以数字钟的设计为例介绍Quartusll平台的使用方法，给出了数字钟的部分仿真结果。     

基于QuartusII平台的数字系统设计

基于EDA技术设计数字系统已成为电子设计领域中的重要方式,本文以数字钟的设计为例介绍QuartusII平台的使用方法,给出了数字钟的部分仿真结果。     

基于EDA工具的数字电子系统设计

介绍了基于 EDA工具的硬件电子系统的设计方法 ,并针对特定的在系统可编程 CPL D器件 isp L SI10 16目标芯片描述了自动洗衣机模拟控制器的程序设计步骤 ,给出了 HDL程序代码     

基于CPLD半整数分频器的设计

本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求。     

基于CPLD半整数分频器的设计

本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求.     

基于FPGA/CPLD的数字系统设计优化

讨论了基于FPGA/CPLD的数字系统设计的优化问题,包括面积优化、速度优化和它们之间的相互关系.通过实例给出了面积优化的两种方法:电路结构上的资源共享法和串行化方法.提出了速度优化的3种设计原理:流水线设计法、寄存器配平法和关键路径法.     

基于层次化设计方式的图文混合数字钟的设计

采用自顶向下的设计方式和硬件描述语言进行数字系统设计是当今的趋势,是我国电子工业在世界市场上生存、竞争与发展的需要。本文采用原理图和文本混合方式进行多层次综合数字钟的设计,展示应用优秀EDA软件进行多层次数字系统设计的过程。     

基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

VerilogHDL语言在FPGA/CPLD系统设计中的几个原则

根据FPGA／CPLD硬件结构的特点，从系统设计的实际出发，提出了利用VerilogHDL进行FPGA／CPLD设计的一些描述风格的基本原则，这些原则中，有些是传统电路设计中不存在的，但是对设计的性能具有直接的影响，这些原则也可以用于指导用原理图进行设计。     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

基于CPLD的数字电子钟仿真研究

本文介绍了基于CPLD数字电子钟的设计方法,在CPLD内部规划了秒脉冲发生电路、两个60进制计数器(秒、分计数)、1个12进制计数器(时计数)。在MAX+PLUSⅡ软件中此电路得到了仿真验证。     

基于CPLD与单片机的控制系统设计

结合CPLD与单片机设计了一种数据采集控制系统。A／D转换采用ADC0808芯片,转换精度为8位;方位采集通道为水平方向和俯仰方向,具有错误报警、焦距调节等功能,数据采集具备良好的实时性。该系统实现简单,可靠性好,具有很强的可移植性,可广泛用于全方位、高精度数据采集系统的实现。     

基于CPLD的基带成形数字滤波器的多相结构设计

介绍了一种用数字信号处理的方法来实现基带成形数字滤波器,这种方法充分利用了CPLD的结构特点,可以大大提高数字信号传输速率,详细介绍了设计原理和实现框图.     

基于CPLD的QDPSK数字调制码变换器的设计

在数字调制方式中,QDPSK有着重要的应用,是第三代移动通信系统中的W-CDMA所采用的调制方式.利用CPLD可编程芯片对QDPSK数字调制系统的码变换器进行了设计,用VHDL语言编程实现了串/并转换模块、绝对/相对码变换模块等功能.进行了软件仿真和硬件调试,得到了预期的结果.     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。     

基于CPLD的相机调焦控制系统的设计

介绍一种基于CPLD的多光谱数字遥感相机调焦控制系统的设计方法。使用VHDL硬件语言作为CPLD的输入方式。重点介绍了串行接收模块,控制模块的设计方法。经过仿真验证了该系统可以完成相机调焦的功能。该设计也可提高系统的可靠性和稳定性。     

基于CPLD的数字存储示波器的设计

本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器。系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元。利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制。CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示。     

基于CPLD的公共汽车智能语音报站系统

传统的公共汽车语音报站系统通常采用微处理器进行控制,其缺点是可靠性低、维护和升级不方便.为了解决这些问题,介绍了采用复杂可编程逻辑器件(CPLD)和语音芯片ISD2560组成的智能语音报站系统,分析了设计原理.由于CPLD的JTAG在系统编程能力并且充分利用了CPLD内部资源,所有控制逻辑电路和用于扩充LED显示的串行通信接口电路均由CPLD的内部硬件电路完成,不需微处理器,因此系统硬件电路简单、调试和升级方便、可靠性高,实用性强.