基于FPGA的DDS调频系统设计

DDS的高频率分辨率.快速频率切换以及相位变化连续等优点使其在各种电子系统的设计中得到广泛的青睐.但DDS也存在着输出频谱杂散抑制差和工作频带受限的缺点使其在某些应用场合受到限制.因此,对于有效降低DDS的杂散已经成为DDS系统设计亟待解决的问题.     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

基于ROM压缩算法的直接数字频率合成器设计

描述了基于ROM压缩算法的直接数字频率合成器(DDS)的特点和原理,有效地降低DDS的杂散,给出了一种用Altera CPLD器件(EPM1270T144C5)实现方案,同时给出了系统外围电路的设计方法及测试结果.     

DDS杂散抑制技术的研究与应用

介绍了近年来DDS杂散抑制技术的发展,研究了相位抖动法、混合式频率合成技术和相位内插法的原理与应用.并采用混合式优化法设计出一种性能较优良的频率合成器,其频谱纯度较高并可实现数字扩频.     

直接数字式合成信号的杂散性能分析

为精确计算直接数字式合成 (DDS)技术输出频谱中杂散谱线的幅度和位置 ,建立了 DDS的杂散产生模型 ,确定了杂散的 3个主要来源 :相位累加器的截断 ,正弦函数表的有限精度和数模转换器的非线性。由此产生的杂散谱可根据 DDS的频率控制字和 2 N 的最大公约数进行分类 ,N是DDS相位累加器的字长。归于同类的杂散谱相互间存在对应关系。这一结果可用于精确计算杂散谱线的幅度和位置。将应用此方法预测的杂散谱线与数值仿真的结果进行了对比 ,二者完全符合。此方法只要做 N组离散傅立叶变换(DFT)就可以得到全部的杂散谱 ,大大提高了运算效率     

一种双路正交输出的高精度低杂散直接数字合成器

介绍了直接数字合成器(DDS)工作的原理,提出了DDS资源优化的设计方法,并在ISE(integrated software environment)软件环境下使用verilog语言在现场可编程门阵列(FPGA)上设计实现了一种双路正交输出且具有高精度低杂散的DDS.在MATLAB的环境下,对其输出的频谱特性进行了仿真,最后分析了DDS的设计参数和输出信号杂散度之间的关系,为工程应用的实现提供了设计依据.     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

基于DDS的新型频率合成器的研究

对DDS基本原理进行了简要介绍,利用信号分析的方法对DDS理想输出进行频谱分析．研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果．