基于高速UART协议的自动化测控系统设计

对常用的开源CSerialPort类进行了改进,在VS2013平台上利用高精度定时器实现了批量数据帧的实时收发处理.在测试设备端使用FTDI Chip公司的FTD232R芯片实现计算机USB接口与UART的桥接,最高波特率达到3 Mb/s,传输效率是标准串口的26倍,并由Xilinx公司的Spartan6系列FPGA芯片XC6SLX16完成UART数据帧收发及后续处理,无须使用专用的接口板卡,该系统已成功用于某智能天线矢量调制器阵列的自动化测试,传输效率和可靠性均显著优于常规方案.     

基于FPGA的USB设备接口设计

介绍了一种可以在FPGA上实现的USB设备控制器接口，讨论了USB设备控制器接口中存在的两类事务，给出了采用状态机的解决方法和设计要点．     

基于FPGA逻辑分析仪的设计

20世纪70年代以来,伴随计算机技术、大规模集成电路、可编程逻辑器件、高速数据信号处理器的迅猛发展,各种数字系统的设计、开发、检测任务越来越多,也越来越复杂了。数字电路系统所处理的信息都是用离散的二进制来表示,常用“1”来表示高电平,“0”表示低电平,多个二进制位的组合构成一个数据,我们称这一领域是数据域;该领域测试技术即被称为数据域测试技术,简称数据域测试。     

基于ARM处理器的UART设计

UART是用于控制计算机与串行设备的装置,在嵌入式系统中它操作简单、工作可靠、抗干扰强。本文介绍了一种近距离的通信方法．讲述了UART的原理和软件设计的改进,在ARM中采用串口通信技术,具有使用方便、程序简单、可读性好、工作效率高等优点,可以广泛应用于基于串行通信的各种场合。结果表明,此设计有助于提高数据传输的实时性。     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术中发挥重要作用.     

基于FPGA的异步串口通信波特率自动检测技术

针对常规串口通信波特率检测效率低、软件移植性差,甚至占用中央处理器（CPU）硬件资源等问题,本文基于现场可编程逻辑门阵列（FPGA）技术,结合Verilog HDL语言设计了一种异步串口通信波特率自动检测方法,可实现快速、准确检测异步串口通信的波特率值。通过统计异步串口通信中每个高低电平脉冲宽度,并比较脉冲宽度的数值,得到异步串口通信过程中最小的脉冲宽度。利用不同波特率的每个比特位宽与时间的关系,计算最小电平脉宽对应的波特率。仿真和测试结果表明,FPGA通过接收异步串口通信的数据,能实现异步串口通信波特率的自动检测,最大误差不超过1%,不依赖CPU,具有高效和准确的特点。     

基于FPGA的高速通信接口设计

文章对AD公司的TigerSHARC DSP(TS201)的通信接口进行了简单介绍,并提出了在FPGA上设计链路口的方案.链路口能够实现高速率的数据传输,为FPGA与多个DSP的互联提供了一种更加灵活的方式.     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

基于FPGA的简易逻辑分析仪设计

在嵌入式开发调试中,逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试．本设计应用VerilogHDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪,当逻辑信号的门限电压以0．25V为步长值在0．25V-4V之间变化时,具有16级采样速率,即可实现一个16通道的逻辑分析仪．     

基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真

介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性.     

多通道并行TD-LTE小区搜索架构设计与FPGA实现

移动终端通过小区搜索完成与网络的接入工作.为了更快地完成时分长期演进 (time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构.主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化.采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间.并以Altera的EP4SGX230KF40C2 芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作.实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE 系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中.     

基于FPGA的多通道脉冲幅度分析仪的设计

文章介绍了一种基于FPGA的多通道脉冲幅度分析仪的设计方案,论述了其硬件组成和阈值甄别的原理并实现了幅度甄别阈值的远程设定,基于FPGA的控制功能实现了能谱数据采集传输及其后处理。系统的控制和转换核心采用XILINX公司的XC3S400PQ208芯片,通过其内部的MicroBlaze软核处理器实现对比较电路甄别阈值的控制以及多道脉冲幅度分析的处理。测试结果表明,信号的阈值甄别精度达到0.8mV。整个系统的集成度高,性能稳定可靠,阈值的远程设定功能避免了近距离接触放射源。     

基于FPGA的多路抢答器设计与仿真

针对现有抢答器性能不稳定、不精确等问题,以FPGA芯片EP2C35F672C8为实现载体,通过QUARTUSII9.0和VHDL设计并实现一款新颖的八人四组抢答器.采用VHDL设计各模块并生成逻辑符号图,按照抢答器的工作原理,将逻辑符号图级联构成抢答器的顶层电路,通过功能仿真、下载验证目标文件.实验结果表明,该抢答器能...     

基于DSP和FPGA的UART系统设计

基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.     

基于FPGA的UART控制FLASH存储系统设计

为了解决测井数据文件的存储问题,提出了一种基于FPGA实现UART控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了UART控制FLASH的读、写、擦除操作并给出了UART控制FLASH的数学模型,采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。     

基于FPGA的脉冲发生器波形模块设计

基于FPGA具有高速可编程且其集成度高,功耗低、性能优秀且价格低廉、稳定性好的优点,外加一个可编程延时芯片来设计一个高精度脉冲发生器波形模块。利用VerilogHDL编写模块,用QuartusII进行仿真验证。     

用ADSP-TS201设计多路音频模块实现方法

为了提高软件人员调试的效率,采用ADSP-TS201为核心设计了一套多路音频信号仿真器,该系统在单独使用时可同时输出32路DAC信号,多模块并行使用时可输出N*32路DAC信号。经过实验室验证,输出信号满足总体要求,可模拟调试过程中的信号发射装置。     

基于PCI总线与FPGA多通道信号采集传输系统的设计

基于PCI总线和FPGA的特点,设计了具有高精度、高稳定性及高准确性的多通道信号采集传输系统。系统采用以FPGA为主控单元,通过控制模拟选择开关ADG706及A/D转换器AD7667实现对模拟信号的采集,并由FIFO缓存经过PCI总线将所采集的数据上传至上位机显示分析。经实际应用,系统性能稳定,符合设计要求。     

利用UART 对FPGA 进行升级的方法

为节省FPGA( Field Programmable Gate Array) 升级工作的时间和成本,设计了一种利用UART( UniversalAsynchronous Receiver /Transmitter) 替代传统JTAG( Joint Test Action Group) 方式升级的FPGA 程序方法,该设计主要由Xilinx FPGA、UART 芯片、Flash 芯片和串口连接线等组成。通过将MicroBlaze 处理器、ICAP( InternalConfiguration Access Port) 、IP( Intellectual Property) 核及UART 控制模块等集成在FPGA 芯片中实现可编程片上系统的搭建。同时采用MultiBoot 双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA 升级方法,节省升级工作的时间和成本。本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA 远程更新。     

基于FPGA的基-16FFT模块的实现

阐述了采用Alter公司的StratixⅡ系列FPGA设计高速FFT处理器的实现方法及技巧;充分利用其芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了FFT运算;整个设计采用流水与并行方式尽量避免“瓶颈”的出现,提高系统时钟频率,达到高速处理;实验表明,此处理器既有专用ASIC电路的快速性,又有DSP器件灵活性的特点,适合用于高速数字信号处理。