插值开平方的优化及实现

将被开方数转换为[0.25,1）范围内进行线性插值计算开平方近似结果;在精度不被劣化情况下,将[0.25,1）区间分为[0.25,0.5）和[0.5,1）两段,分别采用单倍和双倍的间隔构造插值节点,使插值节点数据表减少三分之一;将插值误差纳入节点值,不增加额外运算量使插值绝对误差下降一半。给出了以一次乘法运算、两次加/减法和少量移位操作获得开平方结果的实现方法。     

微机测量中数据表示与开平方算法的改进

在分析开平方迭代算法收敛速度的基础上,提出了开平方的初值选取改进算法,本算法具有算法简单、迭代数少,精度高等特点,较好地解决了开方运算的时间长的问题。     

循环矩阵开平方的快速算法

利用快速傅立叶变换 (FFT) ,给出了 n阶循环矩阵开平方的一个快速算法 ,计算循环矩阵的同型平方根矩阵 (平方根矩阵也是循环矩阵 ) ,证明了同型平方根矩阵的个数为 2 n ,它是关于 n的指数函数 ;计算一个同型平方根矩阵的时间复杂性为 O(nlog2 n) ;计算全部同型平方根矩阵的时间复杂性为 O(n2 n) .     

实矩阵可开平方的条件与MATLAB实现

文章引入了实矩阵在实数域上可开平方的概念,讨论了实矩阵在实数域上可开平方的条件,给出2阶实矩阵在实数域上可开平方的充分必要条件,通过MATLAB软件解决了几个相关问题。     

一种适合FPGA实现的时频谱图增强算法

在基于FPGA的时频分析研究设计中,针对直接显示的时频谱图无法体现频谱细节变化的问题,提出了一种适合硬件实现的谱图增强算法.该算法以正弦信号的频谱结构为原型,选用反比例函数逼近正弦信号的频谱包络,并结合实际应用情况推导出具体的增强算法,利用该算法不仅对时频谱图的灰度级进行了压缩,而且进行了谱图增强处理.实验结果表明,此算法可有效显示出时频谱图的细节变化,与对数变换相比,具有运算量小,实时性好,适合硬件实现等特点.     

古代中国与古代希腊的开平方法及其比较研究

论述中国古代开平方法及其几何解释和代数解释。古代希腊开平方法。两方法的比较及其对后世的影响。     

一种可见光图像增强算法的FPGA实现

该文介绍一种可见光图像增强算法的FPGA实现方法,该方法针对雾霾天气或低对比度天气等条件下图像灰度分布范围窄的问题,利用图像处理系统中FPGA组件实现图像增强。视频图像数据流通过专用的接口芯片转换后传输给FPGA,FPGA内部程序通过时钟控制、图像缓存完成灰度信息统计和图像灰度拉伸,同时,多模块并行处理数据完成图像数据采集和图像数据处理,实时实现图像的增强,达到雾霾天气条件下提升可见摄像机作用距离和目标识别能力的目的。     

2k阶r-循环矩阵开平方的快速算法

对n(=2k,k≥1阶r-循环矩阵的开平方运算进行了研究.利用矩阵分块逐次降阶的方法,给出了一个快速算法,用来计算r-循环矩阵的同型平方根矩阵(平方根矩阵也为r-循环矩阵).证明了同型平方根矩阵的个数为2",计算一个同型平方根矩阵的时间复杂性为O(nlog2n),计算全部同型平方根矩阵时间复杂性为O(n2nlog 2n).     

一种适合VLSI实现的矢量编码算法

提出了一种基于最小绝对值误差测度、适合于ＶＬＳＩ实现的矢量编码算法。这一算法采用了误差测度的和值不等式判据、预排序的码书和最后邻搜索算法，在保证信噪比的情况下，减小码字搜索范围，同时采用二分搜索方法，可以大大降低系统的ＶＬＳＩ实现规模。     

一种快速测频算法及其FPGA实现

以修正PRONY的方法为基础,利用不同时刻噪声的不相关性,提出了一种快速、准确的频率估计算法,并利用FPGA技术在硬件上实现了这种算法。     

基于FPGA的高速A/D转换控制模块的设计

采用FPGA器件EPF 10K 10LC 84-4实现了对高速A/D转换芯片TLC 5540的实时采样控制,并利用片内嵌入式阵列块-EAB作为F IFO缓冲器进行高速采样数据存储,完成数据的缓冲、处理、传输等功能.该模块可广泛应用于通信、打印机、数字电视等设备中.     

一种基于FPGA的曼彻斯特编译码电路设计

运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.     

基于FPGA的硬盘数据恢复仪的实现

本文针对硬盘发生故障导致数据丢失的情况,采用FPGA设计了硬盘数据恢复仪,它能够根据用户输入的文件名自动查找到该文件,并且通过异步FIFO和DMA传输到备份硬盘上,实现故障硬盘的数据快速恢复。     

基于FPGA的同步动态随机存储器测试仪的实现

针对动态同步存储器在高速运行时出现的读写错误,设计了一种自动测试仪,允许自动改变电压,自动调整同步内存的参数,通过大量数据读写内存来确定故障芯片对哪种参数比较敏感,从而确定测试方案。     

一种新的基于FPGA的小数分频器的参数化设计

介绍了一种改进的基于FPGA小数分频器的分频原理及电路设计，采用了模块化和参数化的设计方法，利用半整数和整数双模代替原有的整数双模来综合实现小数分频器，由该方案设计的小数分频器。在硬件成本几乎没有增加的情况下，抖动、理论同步周期、最大误差性能方面都有所提高，因此可以广泛应用于数字电路的系统设计中。     

一种基于FPGA的实时图像处理系统

介绍了一种应用高速、性能可靠的FPGA来进行图像处理的系统组成。该系统能够快速实现图像处理并具有很好的再开发性。同时介绍了怎样应用VHDL语言进行相应功能的程序设计开发。     

基于DSP和FPGA的UART系统设计

基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.     

基于FPGA的高分辨率贝尔CFA插值算法的设计与实现

实现了基于FPGA的双线性CFA插值算法。该算法的处理对象是每个像素为8 bit的XGA@15 Hz的Bayer模板数据,目的是能得到每个像素是24 bit的XGA@15 Hz的彩色图像数据。输入的数据先进入缓存模块,缓存模块是由FPGA内部的双口的RAM构成,从缓存中输出的数据被分成奇行组和偶行组,然后奇行组的数据经选择器进入奇行奇列运算块和奇行偶列运算块,偶行组的数据经选择器进入偶行奇列运算块和偶行偶列运算块,最后在插值控制模块的作用下,各运算块处理的数据经输出选择器输出。     

基于FPGA自平衡控制器的设计

针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。     

基于FPGA的高分辨率贝尔CFA插值算法的设计与实现

实现了基于FPGA的双线性CFA插值算法。该算法的处理对象是每个像素为8 bit的XGA@15 Hz的Bayer模板数据,目的是能得到每个像素是24 bit的XGA@15 Hz的彩色图像数据。输入的数据先进入缓存模块,缓存模块是由FPGA内部的双口的RAM构成,从缓存中输出的数据被分成奇行组和偶行组,然后奇行组的数据经选择器进入奇行奇列运算块和奇行偶列运算块,偶行组的数据经选择器进入偶行奇列运算块和偶行偶列运算块,最后在插值控制模块的作用下,各运算块处理的数据经输出选择器输出。