一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构. 该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比. 通过对比发现,对于环路带宽为1 MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB. 该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.      

MSI小数分频频率合成器的研制

本文介绍一种新型的MSI小数分频频率合成器。它采用最新的计数控制逻辑电路组成基本的数字频率合成器。然后插入小数分频新技术,使程序分频器分频比的小数位可扩展到任意多的位数,得到任意小的输出频率间隔。从而解决了单环数字频率合成器中高的鉴相频率和小的频率间隔之间的矛盾。本文讨论了相位噪声,从理论和实践都证明了小数分频的方案能提高边带抑制比和降低输出相位噪声。最后给出了实验结果。     

一种低杂散低相位噪声频率合成器的设计

本文介绍了一种宽频带、捷变频、低相位噪声、低杂散的频率合成器,并对主要指标的进行了分析,实际设计的频率合成器达到了预期目标。在设计中,采用了微波电路计算机辅助设计(CAD)软件对部分电路进行了设计、优化和仿真,提高了设计效率和产品可靠性。     

内插法数字式频率合成器

内播法数字式频率合成器是改善频率合成器性能指标的一种改进方案。文中重点说明了内插法数字式频率合成器组成方式,环路计算,相位噪声分析。理论计算与实际测量大体相符。内插法数字式频率合成器是高中频全波段单边带接收机的频率源部分。它的性能指标优于三环数字式频率合成器,电路简单,制造容易,经与接收机信道部分联试证明,内插法数字式频率合成器性能良好。     

锁相式雷达频率合成器的相位噪声分析

本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式。     

L,S波段宽频带、低相噪混频锁相频率合成器

分析了宽频带、低相噪锁相频率合成器的设计方法,并给出宽频带、低相噪频率合成器的设计方案.采用分段混频分频PLL频率合成器,实现了基于大规模锁相集成芯片Q3236的宽带锁相频率合成器.其输出频率为1 000～2 160 MHz,频率步进20 MHz,相位噪声优于-98 dB/Hz(偏离载频1 kHz处),杂散抑制优于60 dB,输出功率Pm＞8 dB.测试结果表明,该设计有效地扩展了信号带宽,达到了极低的相位噪声.     

1.7GHZ取样锁相固态源

微波取样锁相固态源已成为现代通信、微波频率合成器中的一个关键性部件。本文叙述了它的工作原理,着重讨论了取样鉴相器,给出了它的数学表示式和相位模型方框图,也分析了环路滤波器和压控振荡器。     

基于ΣΔ调制的频率合成器及其性能

ΣΔ模数变换器使用内部１位量化器就能提供较高分辨率的输出。将ΣΔ调制技术应用于频率合成器中，能较好地提高频率合成器的频率覆盖范围、相位噪声及频率分辨率。定量地分析了ΣΔ调制频率合成器的性能，给出了实现方法。     

8～12.4GHz宽带频率合成器的设计

研究采用将ADI公司的ADF4350频率合成芯片输出信号多次倍频的方法来实现X波段的频率合成器。ADF4350频率合成器具有内置片上VCO(压控振荡器)和PLL(锁相环),集成度高、相位噪声低,工作频带宽,广泛用于无线电基础设备及测试设备,无线LAN,CATV和时钟发生器中。该频率合成器输出频率范围8~12.4G,频率步进50 MHz,相位噪声低于-75dBc@10kHz。     

基于ADF4106的本振源的设计与实现

本文介绍锁相环频率合成器基本原理,给出了一种用锁相环频率合成器（ADF4106）设计的本振源实现方案,并且分析了系统的相位噪声和杂散性能,最后给出了测试结果。     

正交DDS信号单边带上变频调制

基于正交上变步调制原理,针对DDS（真接数字频率合成）激励PLL（锁相环）频率合成器的某些不足提出了一种频率信号生成的新方法,该方法在微波频段保持了DDS的所有特性,不仅克服了由于DDS激励PLL频率合成器所产生的DDS性能弱化及相位噪声增大的缺点,也抑制了在混频器中上变频所带来的双边带中的无用边带。同时因使用AD8346正交调制芯片与AD9854 DDS芯片,使得设计变得经济、简单易行。     

应用于调制域分析仪的2.5GHz频率合成器设计

针对调制域分析仪时基信号源的要求,设计了2.5G电荷泵锁相频率合成器,文中对其输出相位噪声进行了分析,讨论了低相噪条件下环路滤波器的设计方法和元件参数的选择并介绍了电磁兼容性的重要性和实施方法.所研制的频率合成器具有体积小、功耗低、稳定性高、输出相位噪声小等优点.     

MB1504集成锁相频率合成器

介绍了一种片内带有520 MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理,以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器.     

MB1504集成锁相频率合成器

介绍了一种片内带有520MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理，以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器．     

基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

高性能数字电视调谐器本振的设计与实现

在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。