基于移位寄存器的综合实验设计

综合实验可以提高学生对数字电路知识的综合设计能力和实验能力。文章结合移位寄存器和其他常用数字电路器件。设计了多模式彩灯控制器以及数字密码电子锁的数字电路综合实验,该综合实验巩固了学生的理论知识,增加了实验的趣味性,能启发学生的创新意识,提高学生的综合电路设计能力。     

多晶硅发射极超高速ECL移位寄存器的设计

报道了６００门和８００门两种ＥＣＬ超高速移位寄存器；介绍了多晶硅发射极双极晶体管的结构和有关先进工艺，包括深槽隔离、多晶硅发射极、钴硅化物接触和浅结薄基区等；使用这种多晶硅发射极晶体管，３μｍ特征尺寸设计的１９级环形振荡器的平均门延迟小于５０ｐｓ。给出了６００门移位寄存器的电路设计和版图设计，讨论了互连线和双层金属布线对６００门和８００门移位寄存器的最高工作频率的影响。     

一类新型线性移位寄存器

本文提出了一类新型移位寄存器,根据它们的状态图容易写出其反馈函数和联接多项式,并且这类移位寄存器产生的序列有一个有趣的性质。     

应用MSI移位寄存器设计时序电路的新方法

本文对应用MSI移位寄存器设计时序电路的问题作了讨论,提出了一种新的设计方法,其主要特点是采用固定的状态安排方式,简化了设计过程.     

移位寄存器在实验中的应用

移位寄存器是用来寄存二进制数字信息,并能将存储的信息移位的时序逻辑电路。在数字通信中移位寄存器应用极其广泛。该文通过具体电路分析了利用移位寄存器等集成器件构成的实际电路,阐明了在实验中所能达到的教学目的。     

移位寄存器分析与运用探讨

从移位寄存器的原理与功能出发 ,对移位作出分析探讨 ,对其运用进行列举分析 .     

基于VHDL语言的可置数十位计数器的设计

介绍了基于Lattice公司开发的ISPexpert软件,利用EDA技术对可置数十位计数器,应用VHDL语言进行电路设计的过程。     

反馈移位寄存器的逻辑设计方法

介绍的反馈移位寄存器的一种新的设计方法,即在最长周期Ｍ＝２＾ｎ－１反馈移位寄存器的状态图上直接寻找起跳状态,实现周期Ｍ〈２＾ｎ－１反馈移位寄存器的逻辑综合。     

实现移位寄存器型计数器的自启动

本文以扭环型计数器（约翰逊计数器）为例，阐明了移位寄存器型计数器的自启动的设计过程，对其它时序电路的自启动问题同样适用．     

基于VHDL的数字时钟设计

VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术。本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方法。     

移位寄存器应用-流水彩灯

日常生活中的彩灯控制有很多种方式,利用移位寄存器的数据存储及移住寄存原理,可以很方便的制作出灯光控制的流动效果.再利用附加电路555芯片组成的脉冲电路,还能够根据需要调整灯光闪烁的频率快慢.     

关于非线性移位寄存器的一点讨论

本文引入了两布尔函数复合的概念,利用这一概念对一类非线性移位寄存器进行了讨论.     

VHDL语言实现四位频率计的仿真设计

本文介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以四位频率计电路的设计为例,综合说明用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,并给出了频率计电路的时序仿真波形。以验证结果与设计指标之间的一致性是否满足实际要求。     

基于VHDL的有限状态机设计

以同步模4可逆计数器的VHDL语言设计为例,介绍了VHDL和有限状态机的特点以及基于VHDL的有限状态机设计的方法和过程。     

三值移位寄存器及其应用

本文参照二值移位寄存器原理,提出了用三值置态型触发器组成三位移位寄存器、三值双向移位寄存器和具有串行-并行数据变换功能的三值移位寄存器。     

基于VHDL语言的汽车尾灯控制器设计

本文介绍了一种运用VHDL语言,基于MAXPLUSⅡ设计的新型的汽车尾灯控制器。并对控制器进行了编程下载,仿真验证正确。它的体积小、功耗低、低成本、安全可靠,能实现控制器的在系统编程,其升级与改进极为方便。     

移位寄存器在序列密码体制的应用及算法分析

通过简述现代密码体制中的为中密标准ＤＥＳ和ＲＳＡ公钥体制存在的某些问题，针对目前对上述两种体制研究的人较多，并且各国对自身研究水平实施保密，一般实际水平都要比所公开的超前五到十年或更多，所以很难确定其对上述体制的攻击强度，继而论述了序列密码体制的一般技术原理及其某些优越性，并给出一个基于序列密码体制的微机加密算法。     

基于VHDL逻辑电路设计与应用

随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。     

基于VHDL语言的数字系统的设计

本文介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真波形图。