一种改进的记录缓冲低功耗指令cache方案

针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗.     

无静态功耗遥控模拟鼠标的设计与制作

分析了机械鼠标的工作原理,利用无线电遥控技术,设计制作远距离操控计算机的"无静态功耗遥控模拟鼠标".其特点是具有鼠标的功能,USB接口,即插即用,无静态电流.它可以广泛地应用于多媒体教学、家庭网络视频点播等场合.     

单片集成低静态电流低压差线性稳压器设计

设计了一款静态电流小、驱动能力大、环路响应快的单片集成低压差线性稳压器,重点介绍了误差放大器、补偿电路和瞬态响应增强电路的设计方法.误差放大器的输入管采用共源共栅结构,输出级采用推挽电路,可提高放大器的驱动能力;补偿电路使用共源共栅补偿方法,补偿电容约1pF,环路相位裕度大于60°;瞬态响应增强电路采用动态偏置结构,使稳压器输出电压的上过冲有明显改善,提高了瞬态响应性能.稳压器的输出不用接片外电容,在片内集成50-100pF的电容即可稳定工作.     

利用遗传算法实现CMOS组合电路静态功耗优化

面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境.在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量.实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖.     

利用遗传算法实现CMOS组合电路静态功耗优化

面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境。在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量。实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖。     

一种基于电压控制的扫描测试功耗优化方法

提出了一种通过电压控制来实现扫描测试低功耗优化的方法(压控法).该方法主要采用插入门控晶体管来控制组合逻辑单元供电,从而有效地解决了在扫描测试移入过程中测试信号向组合逻辑的无用传播,由于组合逻辑的供电受到控制,因此压控法不仅有效降低了无用的动态功耗,同时也大大降低了由于供电所产生的漏电静态功耗.而且门控晶体管的插入对于...     

低k介质对CMOS芯片动态功耗的影响

利用CMOS电路动态功耗模型,对采用不同介电常数绝缘介质的CMOS集成电路进行模拟,研究了不同特征尺寸集成电路中低介电常数绝缘介质薄膜对电路动态功耗的影响.发现集成电路特征尺寸越小,电路功耗-延迟积与金属互连长度的线性关系越好.并且随绝缘介质介电常数降低,电路动态功耗的两个部分:状态翻转功耗与直通短路功耗,都有明显的降低.因此在ULSI中采用低介电常数绝缘介质是降低电路功耗的一种十分有效的途径.     

一种基于低待机功耗的彩电电源改进方案

从节能的角度出发，采用开关控制电路对传统彩电的调谐电压形成电路、视放电压形成电路以及消磁电路做了改进，可有效地降低彩电的待机功耗。     

几种静态随机存储器单元的性能分析

本文分析了四种不同晶体管数量（6管~9管）的八种不同结构SRAM单元。对每个单元的工作原理进行了分析,结合设计实例和模拟结果对这些SRAM单元的功耗、读写能力、稳定性等性能进行了对比,并总结了一些设计经验。     

一种新型的嵌入式X路组相联cache结构

提出一种新型的嵌入式X路组相联cache,以应用程序FFT为例,讨论了X路组相联cache的原理、结构和有效性.并使用嵌入式基准程序集Mibench中各领域的部分程序进行实验,证明它在保证性能的前提下,大幅缩减硬件规模,对功耗和面积都取得很好的优化效果.     

体系结构级高性能低功耗Cache的研究

高性能和低功耗是便携式计算机的必要要求,Cache存储器在减小微处理器和主存之间的性能差距上起着关键作用,但同时它又是主要的耗能部件之一,着重讨论了体系结构级的高性能低功耗Cache存储器的相关技术。     

一种降低流水化指令缓冲存储器泄漏功耗的设计方法(英文)

流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽。然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少。在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好的提供降低泄漏功耗的机会。通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动——仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗。通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%。     

一种降低流水化指令缓冲存储器泄漏功耗的设计方法

流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽。然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少。在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好地提供降低泄漏功耗的机会。通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动--仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗。通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%。     

根据数据统计特征的低功耗FFT处理器(英文)

提出了一种基于SDF(Single-path Delay Feedback)结构的低功耗FFT处理器。该FFT处理器使用了根据输入数据的统计分布特征的功耗优化方案。详细分析了该方法的优缺点,并提出了相应的改进方案。使用中芯国际0·18μm工艺设计实现了一个64点的FFT处理器,通过比较发现对于特定的数据流,大约可以节省15%的功耗。     

一种新的基于输入相容的低功耗内建自测试架构

为了降低测试成本,提出了一种降低平均异动次数的低功耗内建自测试架构,以降低单位时间异动的次数.同时应用输入相容的原理来减小测试长度,结果表明所用方法是有效的.     

EBA-LRU-SEQ Data Cache Policy in DSP to Optimize the Power Consumption

The power consumption by the data cache is important in DSP designs.This study presents an enhanced branch access LRU-SEQ(EBA-LRU-SEQ) policy for data caches in DSP designs to reduce the power consumption.The design is based on the LRU policy with embedded prefetch table to provide branch access.Tests show that the EBA-LRU-SEQ policy reduces the data cache power consumption to 54% of a system with no power control.     

根据数据统计特征的低功耗FFT处理器

提出了一种基于SDF（single-path delay feedback）结构的低功耗FFT处理器。该FFT处理器使用了根据输入数据的统计分布特征的功耗优化方案。详细分析了该方法的优缺点,并提出了相应的改进方案。使用中芯国际0.18 μm工艺设计实现了一个64点的FFT处理器,通过比较发现对于特定的数据流,大约可以节省15％的功耗。     

基于STM8L单片机超低功耗设计的微型血糖仪

现代便携式设备对功耗方面的技术要求越来越高。设计并开发了一种以新型STM8L单片机为控制核心的便携式微型血糖仪,包括血糖检测工作原理、系统硬件电路及软件设计方法。该设计检测电路简单有效,系统整体紧凑,具有体积小、功耗低、功能齐全的特点,仪器试用数据证明该产品的性能,并且保障了产品投产。     

低功耗数字系统设计方法

首先对集成电路的功耗来源进行简要的分析。在此基础上,按照不同的设计层次,分别介绍了系统层、寄存器传输层、版图层的各种主要的低功耗设计技术,重要分析了不同技术的基本思路和进一步发展的方向。最后,从整体设计流程的角度介绍了前馈型的设计方法,进一步指出高层设计层次中的低功耗设计方法和技术在未来数字系统功耗设计中的重要性。