H．263系统中FPGA控制及协处理的实现

分析了基于DSP实现H．263系统的构成，比较了几种用FPGA实现对DSP数据处理的协处理方案，并用VHDL代码实现了两组16位数据串行输入并行输出移位寄存器缓存与输出的优选方案．最后的仿真结果证明该方案是可行的。     

基于FPGA的H.263编码器设计

由于需要传输和处理的数据量巨大，采用可编程逻辑器件，可充分发挥FPGA高速、实时的特点，为视频图像压缩处理提供一个解决途径，同时也为进一步设计视频处理ASIC打下基础。经仿真结果表明，采用Altera公司的FPGA器件FLEX10K20(两片)和APEXⅡ(一片)，可完成4：2：O的CIF(Common Image Format)图像信号实时压缩处理。该编码器设计中，采用了多级流水线和并行处理的结构，使整个系统的速度得到了很大的提升，同时在后仿真阶段作了仔细的优化，在保证速度的条件下，使整个系统占用的硬件资源最少，具有很好的实用价值。     

H.263视频编解码系统的软件实现

提出一个完整的Ｈ．２６３视频编解码系统的软件实现方案。采用多线程技术同时完成编码、解码发送、接收、显示等多个任务，在编码模块中采用汇编语言，提高了执行速度，引入ＭＭＡ技术后，运行速度得到地一步提高。     

医用电子内窥镜显示缓存系统及其FPGA实现

介绍了医用电子内窥镜的显示缓存系统的设计与实现，并主要论述了显示缓存的构成及其功能，及以ＦＰＧＡ（现场可编程门阵列）为核心的显示缓存管理及窗口的控制。     

基于H.264技术的高速视频传输系统

本文采用高性能,高集成度的FPGA＋DSP的视频采集处理方案,以国际先进的H.264标准作伪传输标准搭配DM642以提高视频信号的压缩率。设计主要借助高速CCD,高速AD9280模数转换芯片,FPGA＋DSP结构来实现一个视频采集系统的高速处理。     

一种基于DSP与FPGA实现场发射平板显示器视频信号处理系统的方案

数字视频信号处理涉及对高速实时视频信号的传输和处理,要求相关电路系统具有强大的数据处理能力。介绍一种以DSP和FPGA器件为核心构建的场发射平板显示器视频信号处理系统方案,并以TI公司的DSP芯片TMS320C6713和Xilinx公司的FPGA芯片XC3S200-PQ208来实现系统方案,在自主研制的4.5 inch(11.43 cm)160×120分辨率单色场发射平板显示样屏上得到了功能验证。所设计的视频信号处理电路方案把两种处理器的性能优势结合起来,具有微处理器嵌入式系统的优点,同时可实现并行算法结构,满足视频信号传输和处理的高速实时性要求。     

基于FPGA的全景图像处理系统SDRAM控制器设计与实现

在对高分辨率折反射全景图像的快速采集处理中,同步动态随机存储器（SDRAM）作为重要的数据缓存器件,对于其正确的控制关系到整个系统能否正常工作.在分析了SDRAM各项参数及其工作原理的基础上,设计了基于FPGA的双SDRAM控制器,在乒乓缓存模式下轮流采集图像,完成了分辨率2048 dpi×2048 dpi、每秒15帧的CameraLink接口的全景图像的实时采集、缓存解算,以及以1024 dpi×768 dpi的分辨率进行实时显示.     

基于FPGA的H.264解码核的实现

对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.本算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.     

基于FPGA的视频叠加系统的设计与实现

本文设计针对装备观瞄系统中的视频信息的叠加,主要是接收上位机传来的瞄准十字线参数和目标位置信息,利用FPGA实现在视频图像中叠加用与瞄准的高精度可控,能实时根据背景灰度值自动调整自身灰度值的十字线和目标参数,而且系统中叠加到视频图像上的瞄准十字线可以单像素移动,实时改变自身灰度值以形成反差,更有利于观察瞄准,这是以往视频叠加系统做不到的。作为一种新型的视频叠加技术,它具有灵活性强、体积小、功耗低等特点。     

H.263视频压缩算法在嵌入式无线视频传输系统上实现

本系统采用VC6.0和EVC4.0编程实现图像实时采集、实时编码、实时传输、实时解码为一体的H.263软件编码、解码系统。系统主要分为两个部分,即计算机端视频采集和手机视频实时显示部分,计算机视频采集采用VC6.0编程实现,手机视频显示采用EVC4.0编程实现,该系统视频数据可以通过无线网卡实现长距离传输,能实现远距离视频通信和视频监控等功能。     

基于FPGA和DSP的图像实时采集处理系统设计

针对高分辨率图像的实时播放、存储,提出了一种基于FPGA和DSP架构的图像实时采集处理方案.本方案以两片TI DM368系列DSP为核心处理器,采用H.264编解码方式进行图像的编解码,以EP2C35系列FPGA芯片作为协处理器进行图像的采集、颜色空间的转换及编解码后图像的传输.该方案能够对红外、可见光两路视频图像进行处理,运行可靠稳定,接口易更改,经过简单修改实现多种格式视频码流的采集处理.     

基于FPGA和DSP的高速图像处理系统设计

介绍了一种基于现场可编程逻辑阵列和数字信号处理器协同作业的高速图像处理嵌入式系统。借助于单片双口RAM,设计了一种新颖的数据传输结构,并利用乒乓技术实现对实时高速图像数据的缓冲。整个系统的工作流程在FPGA和DSP的分工及协作下完成,这比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其它算法在该系统上实现。     

基于DSP的H.263图像实时编码研究与实现

主要介绍基于TMS320DM642EVM开发的用于局域网视频监控系统中的视频编码器。该系统对CIF格式的图像充分利用了实时压缩编码技术,即ITU-T H．263视频压缩标准,结合DSP的编程特点,对C代码进行优化。并针对DsP结构的特点,对程序代码和应用数据进行合理的存储分配,使系统的编码速率可以达到25帧／s,满足实时性要求。     

基于H.264的DCT变换系数解码的FPGA实现

根据H.264码流解码过程中整数DCT逆变换逆量化的算法原理,优化设计出一种基于FPGA的新型解决方案.设计采用VHDL和C语言相结合的编程方式,其中源数据的获取和分析在NIOSⅡ软核处理器中用C编程完成,各高效算法则用硬件描述语言VHDL编程实现.说明了逆量化和逆变换的算法原理,各功能模块的设计流程和仿真结果.设计充分利用DCT算法的对称性,提出用高度并行结构来加快处理速度的方法.设计方案在保证运算精度的同时,结构简洁、运行速度快,可移植性强.     

FPGA+DSP航片并行处理系统

研究了一种采用FPGA +双DSP的航片高速并行处理系统 ,并用区域分解算法对航片处理任务进行划分与分配 .FPGA实现对航片预处理 .DSP实现航片高层处理 .DSP部分由双TMS32 0C6 2 0 1芯片构成高速运算处理单元 ,峰值处理能力每s可达 3.2× 10 9条指令 .FPGA和DSP具有各自的存储器 .在系统中应用符合数字图像处理特点的区域分解并行算法 ,这样使在空间域串行图像处理算法得到并行化 ,从而合理地对任务进行划分与分配 ,同时保证各DSP处理机负载平衡 .该方法适合多种图像处理算法 ,实现简单 ,大大减少了开发的工作量 .经试验表明 ,该实时航片处理系统具有高效、简单、可靠的特点 .     

基于FPGA的纸币图像采集系统设计

为实现清分机对纸币图像快速准确地采集,提出了一种基于FPGA的图像采集系统设计.系统由CIS采集模块、A/D转换模块和FPGA与DSP之间数据传输缓存模块组成.讨论了采集系统的结构和FPGA对于各模块的逻辑控制过程.这种设计具有功能集成、实现简单和修改方便等优点,能得到满意的图像结果.     

基于FPGA与DSP的三相电能质量信号发生器

针对现有电能质量信号发生器存在结构复杂、功能单一、难以实现大功率等问题,设计了一种2H桥级联结构的新型电能质量信号发生器,采用FPGA和DSP作为控制芯片及载波相移PWM控制策略.在利用MATLAB仿真验证的基础上,研制了三相电能质量信号发生器样机,输出了包括电压骤升、跌落、谐波、闪变等电能质量信号波形.实验结果证明该...     

基于DSP和FPGA的UART系统设计

基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.