基于可编程模拟器件的演化硬件的研究

研究了一种利用可编程模拟电子器件设计电路的方法。该模拟器件具有非常优越的可重构特性,通过编程控制可以方便地改变其结构,特别适用于模拟电路类型的演化硬件电路的设计。阐明了电路进化硬件的基本原理和实现技术,提出了一种基于可编程模拟器件的进化电路设计方法。     

可进化可重构图像滤波器的设计

设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声.     

一种新型的单芯片级可进化硬件系统

针对可进化硬件（EHW）系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器...     

论较大规模数字逻辑电路进化实现

进化实现大规模数字电路,是演化硬件投入工程应用的一个重要研究领域。本文分析了演化大规模逻辑电路中存在的主要技术难点,提出了多级分解进化的思想。采用多级分解的方法将复杂电路分解为可快速进化实现的小电路。通过对典型电路的多级分解进化的实现,详细阐述了多级分解进化在实现大规模逻辑电路过程中的思想和方法。     

基于种群协同进化算法的固定极性动态逻辑电路功耗优化

基于电路的动态逻辑实现形式,建立了固定极性XNOR/OR电路低功耗极性优化问题的数学模型;针对传统遗传算法(TGA)和量子算法(TQA)的优势和不足,借鉴合作型协同进化思想,提出了种群协同进化算法(PCEA).该算法包含主体种群和小规模的量子比特种群,采取两种群并行进化、统一评估和主体种群择优重组的进化策略.主体种群采...     

基于自适应HereBoy算法的电路进化设计实验研究

针对电路进化设计演化后期种群收敛速度放慢等问题,采用自适应Here Boy算法,融入遗传算法的群体概念,研究自适应因子在进化算法中对演化收敛速度的影响。运用类神经网络的电路模型和矩阵编码方法对组合电路进行编码,建立了电路编码到电路功能的映射关系,采用外部进化方式进行电路适应度值评估,引入自适应遗传算子提高算法收敛速度和种群多样性。二位二进制乘法器电路的进化结果表明,该方法较传统Here Boy算法在电路进化设计进程中电路平均演化代数及演化时间明显减小,在进化后期,随着种群演化代数增加适应度值平均涨幅提高。     

基于Zynq的演化硬件电路设计与实现

针对复杂度日益递增的电子系统,以人工设计电路的方式无法满足大规模复杂电路设计,提出基于Zynq的演化硬件电路设计方案。该设计通过在Zynq的PS部分利用自适应遗传算法对电路染色体进行快速演化迭代,在PL部分实现虚拟可重构电路加速染色体适应度评估,通过软硬件协同合作,快速收敛得到所需目标电路的配置信息。实验结果表明该设计方案能够高效快速得到满足设计要求的目标电路,对电子电路设计具有一定实用价值。     

基于演化硬件的电路自修复实验研究

介绍了演化硬件的概念、基本原理和实现方法,以无刷直流电机逻辑控制电路为例,对基于演化硬件的电路进化修复进行研究。通过引入单个逻辑单元故障到多个逻辑单元故障,研究电路通过进化自修复的能力。研究结果表明,无刷直流电机逻辑控制电路通过进化可以得到同等功能的不同电路拓扑结构,从而避开故障单元,使电路功能恢复,且电路的进化修复能力随故障点的增多而下降。     

基于并行协同演化的差分进化算法

针对传统差分进化算法搜索速度慢、易陷入局部最优解的缺点,引入协同演化的思想提出了一个基于并行协同演化的差分进化算法,并设计了相应的变异算子和自适应交叉算子。仿真验证结果表明:同遗传算法、标准差分进化算法相比,所提算法在搜索速度和寻优能力方面都具有一定的优势。     

混合式可重构数字多核并行处理器平台

一种高性能、RISC-VLIW融合的多核、可重构数字媒体处理器已经从专利发明顺利形成了一个先进的数据处理器设计平台(Digital Multi-processor Platform)。研发的结果体现若干先进处理器技术的融合。(1)应用:低功耗并行运算处理覆盖数字信号处理(DSP)、数字媒体处理(DMP)和超级并行处理器(SPP)的应用扩展领域;(2)体系结构:精简指令(RISC)和超常指令字(VLIW)处理器融合于同一个可配置的平台;(3)运算能力:处理器群调用异构的通用处理器核,使用两类处理器核实例:通用处理器核(包括ALU等的通用运算)和专用处理器核(包括DDCU的用户自定义运算核);(4)可配置和可重构:硅编译器、SoC集成工具、用户自定义运算单元、多核间的和槽内的流水线、包括运算单元的现场编程;(5)设计自动化平台:专用工具用于设计、分析与验证;与商业电子自动化设计(EDA)流程接口;(6)产品模式:硅知识产权(Silicon IP)、通用处理器芯片系列(IC Series)、定制单片系统(SoC)。命名为Fusion的融合式数字多核处理器平台把数个先进处理器技术集成到一个统一的体系结构和设计环境之中...     

基于适应度评价扩展自适应遗传算法的门级电路进化设计

针对遗传算法适应度评价阶段指定输出单元容易丢失潜在解的问题,该文提出了一种基于适应度评价扩展的电路进化设计方法.该方法将每个逻辑单元的输出都视为一个潜在的解处理,得到一个最优适应度评价值,避免了潜在解的丢失,有效地提高了自适应遗传算法的性能.通过多种电路的进化设计实验比较了该文方法与传统自适应遗传算法设计的性能,结果表明,该文方法具有收敛速度快、迭代次数少、获得最优解成功概率高的优点.     

基于遗传算法具有容错能力的图像滤波器优化设计

针对在可重构逻辑阵列中会出现一些故障单元的问题,利用遗传算法进化出适合该逻辑阵列的图像滤波器,并且考虑到结果电路的正确性、速度、功耗和复杂度等指标.实验结果验证了逻辑模块整列中存在较少故障模块时,可以生成功能上接近无故障模块时的滤波器电路.     

嵌入式数字电路故障自修复技术研究

复杂电磁环境下嵌入式信息处理终端安全可靠运行的问题越来越突出,尝试利用仿生学的办法,解决嵌入式数字电路故障自修复的问题。首先,根据嵌入式系统对功耗、成本和可裁剪性的要求,选择用于数字电路内进化设计的虚拟重配置技术并利用商业现场可编程逻辑门阵列(FP-GA)芯片实现一种虚拟重配置电路。进而,提出一种具有强容错性能的冗余阵列结构,并结合Ni-osII处理器和遗传修复算法实现具有故障自修复功能的原型试验系统。最后,以2位乘法器为试验对象,利用故障注入的方法验证其故障自修复的性能,结果表明:当冗余阵列内97%的计算节点发生固定型故障时,此方法仍表现出较好的稳定性和有效性。     

基于仿生方法的SOC模型构建

通过对CPLD／FPGA器件具有功能可编程特性、参数可配置特性、结构可重构特性的分析，建立了片上系统和生物系统的映射关系；在前人提出的进化硬件(Evolvable Hardware，EHw)、POE模型、电子胚胎和EDA工程的仿生设计方法的基础上，构建了片上系统的生物模型．     

改进适应度评价的多态自检电路进化设计算法

 针对传统多态自检电路进化设计算法适应度评价阶段丢失潜在解的问题,提出了一种改进适应度评价方法。利用扩展评价将传统算法中随机选择输出位对候选电路进行评价的方法改进为完全评价方法,通过动态选择输出位对电路做出最恰当的评价,防止潜在解的丢失;对于多态电路扩展评价结果采用比较选择选取在多种工作模式下适应度最高的输出位,完成进化电路最优结构配置。外部进化设计实验结果表明,所提方法仅需4个测试向量就能检测出组合电路中的所有固定性故障。电路中不需额外的输入/输出信号,通过加法器进位输出位的震荡可以指出错误的存在,同时电路原始输入信号即可作为检测输入信号。与传统进化设计算法相比,进化代数减少了90.6%—91.7%,成功获得最优解时电路使用门个数减少8%—9.7%,具有进化迭代次数少和资源消耗低等优点。     

基于函数级进化型硬件的无损图像压缩

为实现无损图像压缩,设计了基于函数级进化型硬件(FEHW:Function-level Evolutional Hardware)无损图像压缩系统.该系统由进化单元、函数单元和分类单元组成,运用遗传算法(GA:GeneticAlgorithm)自适应地改变其配置结构,在压缩过程中以函数进化的方式,进行像素预测和误差预测,以此增强无损图像压缩的性能.运用LOCO(Low Complexity Lossless Compression),JPEG(Joint Photographic Experts Group),CALIC(Context-based Adaptive Losssless Image Coding)和GA无损压缩算法进行了仿真,给出了不同算法对9种标准图像无损压缩的比较结果,该方法平均压缩率为4.885 bit/pixel.     

基于可进化性的快速遗传算法

给出三类可进化性较强的个体的定义,提出充分重视个体的可进化性并对可进化性强的个体加以引导,来提高遗传算法搜索效率的思想·同时考虑算法全局收敛性能而采用一种并行群体进化结构,设计了旨在提高遗传算法寻优效率的基于可进化性的快速遗传算法,仿真结果验证了这种快速遗传算法的良好性能     

基于可重构单元的生产线规划研究

利用模块化设计思想,提出一种基于可重构单元的生产线规划方法.利用遗传算法对可重构单元进行构建或重构,并将可重构单元作为生产线的基础模块,通过对可重构单元及其相关设备的增删或调整,改变单元和生产线的加工能力.采用基于多agent的控制系统,以保证控制系统与实际生产线和单元配置的相互独立性,从而实现生产线的快速构建与重构,以适应市场产品多变的需求.     

开放对象的进化机制

本文构造了开放对象的进化模型，其进化进程是通过消息与环境相互作用并按一定的重构逻辑重构自身，这个过程包括平稳的内部修正进程和突变进程。本文侧重讨论了基于Ｌａｋａｔｏｓ发现逻辑的内部修正进程。     

基于WEB的电路虚拟实验室的设计与实现

基于WEB的网络虚拟实验室是一种重要的教学资源,论文中分析了一个基于WEB的电路虚拟实验室平台的设计和实现过程,用户在该虚拟平台上可以采用拖曳等全交互的操作方式,可方便地完成全部中学电路的虚拟实验.