一种新型的单芯片级可进化硬件系统

针对可进化硬件（EHW）系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器...     

硬件进化技术在PLD器件设计中的应用

单个硬件可适合多种环境或任务是当今硬件技术的发展目标.在可编程逻辑器件中,采用了基于遗传算法的硬件进化设计方法.设计实例表明,此设计方法可使硬件结构自动进化,以适应环境的变化.     

基于遗传算法的可进化模拟滤波器的实现

以遗传算法和可编程模拟器件ispPAC80为评估手段和载体，实现了可进化的模拟滤波器的设计，将遗传算法和可编程模拟器件相结合，可在无须改动硬件的情况下。实现转折频率和阻带衰减等滤波参数的变换(即可进化性)，其性能达到甚至超过经典的同阶滤波器。     

基于Microblaze的组合电路在片进化设计

虚拟可重构(VRC)电路的配置耗时问题一直是数字型演化硬件研究中的难点。为此,本文对组合电路的演化模型做了改进,提出了专门针对组合电路演化的虚拟可重构并行配置平台。讨论了在此平台上演化组合电路的方法,并在Xilinx Virtex-5(XC5VLX110T)开发板上成功实现了2×2乘法器。基于并行配置的方法,显著提高了演化速度。为了确保演化单元对外部电路不影响,提出了基于Microblaze核的内程序模拟进化和对VRC单元高速实时配置进化方法,并对此进行了详细的讨论。     

论较大规模数字逻辑电路进化实现

进化实现大规模数字电路,是演化硬件投入工程应用的一个重要研究领域。本文分析了演化大规模逻辑电路中存在的主要技术难点,提出了多级分解进化的思想。采用多级分解的方法将复杂电路分解为可快速进化实现的小电路。通过对典型电路的多级分解进化的实现,详细阐述了多级分解进化在实现大规模逻辑电路过程中的思想和方法。     

改进适应度评价的多态自检电路进化设计算法

 针对传统多态自检电路进化设计算法适应度评价阶段丢失潜在解的问题,提出了一种改进适应度评价方法。利用扩展评价将传统算法中随机选择输出位对候选电路进行评价的方法改进为完全评价方法,通过动态选择输出位对电路做出最恰当的评价,防止潜在解的丢失;对于多态电路扩展评价结果采用比较选择选取在多种工作模式下适应度最高的输出位,完成进化电路最优结构配置。外部进化设计实验结果表明,所提方法仅需4个测试向量就能检测出组合电路中的所有固定性故障。电路中不需额外的输入/输出信号,通过加法器进位输出位的震荡可以指出错误的存在,同时电路原始输入信号即可作为检测输入信号。与传统进化设计算法相比,进化代数减少了90.6%—91.7%,成功获得最优解时电路使用门个数减少8%—9.7%,具有进化迭代次数少和资源消耗低等优点。     

基于适应度评价扩展自适应遗传算法的门级电路进化设计

针对遗传算法适应度评价阶段指定输出单元容易丢失潜在解的问题,该文提出了一种基于适应度评价扩展的电路进化设计方法.该方法将每个逻辑单元的输出都视为一个潜在的解处理,得到一个最优适应度评价值,避免了潜在解的丢失,有效地提高了自适应遗传算法的性能.通过多种电路的进化设计实验比较了该文方法与传统自适应遗传算法设计的性能,结果表明,该文方法具有收敛速度快、迭代次数少、获得最优解成功概率高的优点.     

电力系统潮流计算的模拟进化方法

将模拟进化方法引入电力系统潮流计算。与传统方法比较结果表明,模拟进化方法中的进化策略法可以有效地解决电力系统病态潮流问题。文中还对几种模拟进化方法进行了比较,结果表明：进化策略法用地潮流计算比较成功;基因算法和进化规划法由于方法本身的缺陷,不太适合于潮流计算。     

单片机控制的可编程标准电阻发生器

可编程电阻网络具有数字化、可编程、电阻可任意组合等特点,是程控电阻的一种实用方案,广泛应用于汽车仪表的检验过程.可编程标准电阻发生器电路是针对产生一个可编程标准电阻而设计的。系统硬件电路主要采用单片机控制,电阻值按照8421编码方式输出,通过矩阵式键盘键入设定值,LCD显示电路显示设定值的大小.详细介绍了该系统的电路组成、工作原理和软件编程思想.     

GP在数字电路自动设计中的研究初步

提出一种新的基于GP和VHDL结构描述的数字电路自动设计方法,介绍了该方法的设计思想和设计流程。算法中染色体用树结构来表示数字电路的结构,同时建立VHDL的结构描述和树结构的对应关系,采用基于真值表的适应度评价方法,实现GP操作。GP操作独立于可编程器件,使得进化的速度大大提高。最终进化结果是一个具有良好易读性和可移植性的采用结构描述VHDL程序。用半加器的设计进行了实验验证,得到了符合要求的VHDL程序。     

基于Multisim软件的可编程波形发生器设计

本文以可编程波形发生器为例,介绍了一种在Multisim软件环境下设计单片机电路的方法。该方法运用Multisim软件把原理图绘制、程序编制、实验仿真和印刷版图的生成集成在一个设计环境中,不但做到边设计边实验,修改测试方便,而且实验采用虚拟元器件和测量仪器,实验成本低,速度快。具体设计了可编程波形发生器的硬件电路,编制了产生三角波、锯齿波和正弦波的程序,仿真运行的结果达到了设计要求。通过该实例说明,采用Multisim软件设计单片机电路是方便有效的。     

分组密码算法矩阵乘法运算的设计原理

通过分析分组密码算法中矩阵乘法运算的设计原理和特点, 结合逻辑电路结构特征, 提出一种可重构矩阵乘法硬件架构的设计原理及方法. 电路模拟结果显示, 按此原理设计的运算电路在保持运算电路高效性的同时, 提高了硬件电路的灵活性.     

基于C8051单片机的SPWM波形的实现

本文简述了双极性正弦脉宽调制波原理及生成方法,设计了实现系统的硬件电路,介绍了C8051单片机中可编程计数阵列PCA0,设计并详述了一种用PCA0生成的频率可调的双极性SPWM波的方法。本论文的关键在于SPWM波严格的时序的实现。将该设计方法生成的波形与设计的硬件电路像结合实验,运行结果表明,本文所给出的方法和系统能很好的产生50Hz正弦波,经过调整还可以产生不同频率的正弦波信号。     

带均衡电路的锂电池充电器的设计与实现

MAX1757是MAXIM公司生产的一种锂离子电池充电控制器,它具有可编程性,外围电路简单等特点,可实现充电控制各种参数的设定.设计了基于MAX1757的三节锂电池串联充电控制管理的硬件电路,给出了充电参数的设定方法并分析了四个充电状态.设计了均衡充电电路,并给出了实验结果.     

用CPLD实现的FIR滤波器

介绍一种在系统可编程逻辑器件（CPLD）设计FIR滤波器的方案,该方案采用Lattice公司ispLSI CPLD芯片,并利用窗函数法实现线性FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性,设计一个十阶低FIR滤波器,并通过软件程序进行仿真验证和硬件实测,结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求。     

基于自适应HereBoy算法的电路进化设计实验研究

针对电路进化设计演化后期种群收敛速度放慢等问题,采用自适应Here Boy算法,融入遗传算法的群体概念,研究自适应因子在进化算法中对演化收敛速度的影响。运用类神经网络的电路模型和矩阵编码方法对组合电路进行编码,建立了电路编码到电路功能的映射关系,采用外部进化方式进行电路适应度值评估,引入自适应遗传算子提高算法收敛速度和种群多样性。二位二进制乘法器电路的进化结果表明,该方法较传统Here Boy算法在电路进化设计进程中电路平均演化代数及演化时间明显减小,在进化后期,随着种群演化代数增加适应度值平均涨幅提高。     

基于进化技术电路设计的研究

基于进化技术电路设计是目前正在发展的新兴研究领域，主要概述了一种进化电路的方法，分析并指出了竿化电路设计的几个因素以及研究方向。     

基于CPLD的校频二进制编码解码方法

该文在校频二进制编码的基础上，提出用可编程逻辑器件解决校频二进制编码的解码电路复杂，占用空间过大的问题；给出引信解码计时功能框图，重点介绍如何使用硬件描述语言VHDL对可编程逻辑器件进行设计，实现校频二进制解码计时功能，并进行了模拟仿真，实现了引信电路的微型化和低功耗性能，与采用分立元件数字电路和单片机的设计相比较，利用可编程逻辑器件进行引信产品设计具有一定的优势。     

可编程器件的综合实验项目建设

根据大学本科教学计划和可编程器件实验教学要求,开展了基于可编程器件的综合实验项目的建设。由于可编程器件综合实验题目的设计代码最终要下载至可编程器件硬件验证实验装置来检验设计结果,实验效果直观,提高了学生实验的积极性。学生通过可编程器件综合实验教学能较好地掌握运用硬件描述语言实现既定电路或系统的设计方法。通过多年实验教学实践,在实验内容安排,实验教学方法上根据实验效果不断进行改进,取得了较好的实验教学效果。     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。