炮口感应装定引信电路低功耗设计

在分析炮口感应装定电子时间引信工作原理的基础上,结合炮口感应装定引信电路的工作特点,应用单片机对引信电路进行低功耗设计.采用低压供电、间断供电、独立高低频时钟在线切换,以及软件设计技术等方法来降低引信电路的总功耗.根据引信电路各模块的工作电流、电压及工作时间,估算整个系统的总功耗.结果证明该文方法满足引信电路的功耗设计要求.     

直接数字频率合成技术在跳频通信中的应用

介绍了跳频通信（FH）和直接数字频率合成器（DDS），分析了将直接数字频率合成器应用于跳频系统的方法和问题。     

引信作用时间炮口电磁感应快速装定方法

现代战场上,为了有效地提高我军近程反导和反武装直升机的能力,可以实现速射炮和火控系统的自动化,而引信作用时间的快速遥控装定是实现该目标的关键技术之一。本文较详细地论述了快速装定中引信作用时间信号的数据编码的方法、调制和解调方法及差错控制等问题,并给出了实现快速装定中数据传输的具体方案。     

直接数字频率合成及其研究

直接数字频率合成器具有频率分辨率高、变换速度快、易于集成等优点，特别适合在移动通信和跳频扩频通信中使用。本文分析了直接数字频率合成技术的特点和频谱特性，并探讨了在通信系统中的应用方案。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于DDS的频率合成技术的应用

直接数字频率合成器(DDS)是将先进的数字处理理论与方法引入频率合成的一项新技术.本论文以AD9851芯片为核心构成的正弦波信号发生器,可以输出高分辨率、高稳定性的正弦信号,同时还可以实现频率调制(FM) 等功能.     

直接数字式频率合成的噪声分析

本文对直接数字式频率合成(DDFS)的主要寄生输出——量化噪声、副波和子波干扰进行了分析,推导出了计算信噪比的公式,并提出了两种抑制副波输出(f_c-f_o)的 DDFS 实现方案——数据域延时模拟迭加和数据域延时迭加法。理论分析指出,最佳延时值为 T_c/2,计算机模拟和实验表明,理论分析与实验结果得到了较好的吻合。本文提供了计算与实测数据,对降低 DDFS寄生输出的研究具有实用价值。     

炮口感应装定发射线圈三维仿真

国内很多学者对炮口电磁感应装定的发射线圈进行了二维仿真分析,针对其局限性提出了一种新方法,即对发射线圈进行了三维仿真,利用有限元分析软件ANSYS,对发射线圈的磁场分布进行了分析和计算,为电磁感应装定系统的设计提供了理论依据。     

电子时间引信装定的数据编码与压缩方法

在电子时间引信炮口感应装定技术上,由于数据传输时间短和引信工作的恶劣环境,装定数据的编码与数据压缩方法是其关键因素。该文在讨论了３种现有编码方法的基础上,又提出了２种新的编码方法,并讨论了其优缺点、应用条件和范围。     

直接数字频率合成器AD9852的原理及应用

AD9852是美国AD公司生产的新型直接数字频率合成器(DDS),是一种使用方便灵活、功能较强的芯片。这种商用集成芯片可用于本振合成回路,高精度时钟发生器等。介绍了AD9852的工作原理、功能及其在本机振荡器中的应用。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

直接数字式频率合成器的频谱分析

该文着重研究了直接数字式频率合成器（ＤＤＳ）的频谱特性，以相位误差序列和波形误差序列为出发点，导出了相位截断与幅度量化所引入的最大杂散电平的计算公式，同时采用快速Ｆｏｕｒｉｅｒ变换对ＤＤＳ进行了谱分析，得到杂散与相位累加器字长、有效相位字长、Ｄ／Ａ位数的关系，为研制低杂散ＤＤＳ提供了一定的理论依据。     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

利用System View对锁相环频率合成器的仿真

介绍了动态系统分析设计软件System View的主要功能和特点,阐述了该软件应用于锁相频率合成器的仿真过程及仿真。结果表明,该软件对锁相环频率合成器能进行有效仿真,为设计者提供了一个很好的设计平台。     

一种X波段宽带快速跳频频率源

针对快速跳频和低杂散的要求,提出一体化频率源设计方法,综合考虑了高速鉴频鉴相、大环路带宽设计和系统级直接数字合成(DDS)频率规划.利用这种设计方法,采用DDS激励快速锁相环(FL-PLL)结构,成功设计并实现了一种宽带快速跳频X波段频率源.实测结果表明,其输出频带为10.5～11.5 GHz;在极端1 GHz频率跳变条件下,正向跳频时间为0.42μs,负向跳频时间为0.30μs;无失真动态范围为—61.3 dBc;相位噪声为—100dBc/Hz@1kHz;最小跳频间隔为12 Hz.     

基于DDS的高频率高精度信号发生器

为满足现代电子测量和无线电通信领域对激励源的需求, 采用DDS(Direct Digital Synthesizer) 芯片AD9854ASVZ 设计一款高频率高精度信号发生器。ARM Cortex-M3 内核的STM32F103VE 芯片作为系统的MCU(Microcontroller Unit); 在MDK-ARM 平台下用C 语言开发主监控程序和信号产生程序; 利用Python 工具在PC(Personal Computer)端编写人机交互界面, 通过串口实现PC 与MCU 之间通信; 设计低通滤波电路和多级放大电路对产生的信号进行噪声(杂散)抑制和幅度控制。测试结果表明, 该信号发生器输出信号失真小, 精度高,频率范围宽, 具备较好的稳定性。输出正弦波、方波的频率范围为DC ~150 MHz, 频率漂移100 PPB(Part Per Billion), 频率分辨率1 滋Hz, 输出信号幅度峰峰值可在10 mV ~20 V 范围内, 以10 mV 步进调节。技术指标满足大部分外场实验和工业应用的需求。