首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 250 毫秒
1.
研究了二进制双操作数快速加法的问题.基于双操作数加法时进位信号的特征进行分节,利用各节并行相加的原理,提出一种双操作数加法的快速计算算法,该算法可在O(1)的复杂度下完成加法运算  相似文献   

2.
研究了二进制双操作数快速加法的问题,基于双操作数加法时进位信号的特征进行分节,利用各节并行相加的原理,提出一种双操作数加法的快速 计算算法,该算法可在O(1)的复杂度下完成加法运算。  相似文献   

3.
通过对二进制有符号码的基础进行编码,推导出二进制有符号码转换成二进制补码的过程实质上就是完成一次快速二进制补码的加法运算。提出了一种超前进位选择(CLSA)的混合加法器并行结构,能够快速地将二进制有符号码转换成二进制补码。该方法将运算延迟时间从串行转换的O(n)降低到O(1bn),为利用有符号码进行快速算术运算单元和高性能数字信号处理器的设计提供了可能。  相似文献   

4.
将剩余数系统算术和冗余二进制表示算术相结合,提出了一种并行实现乘法器的算法,这种算法不仅具有溢出检测功能,而且具有容错能力.另外,该算法是一种相互独立模块结构,因而便于VLSI阵列实现  相似文献   

5.
伪并行遗传算法在供水管网优化调度中的应用   总被引:3,自引:0,他引:3  
讨论了基于微观水力模型的多水源大型供水管网优化调度问题的主要特征,并提出了求解该问题的改进遗传算法.首先,针对决策变量的结构提出二进制-实数混合编码策略;其次,设计并实现了多种群进化的伪并行遗传算法.将本算法与单一群体进化算法同时应用于实际管网的优化调度求解,结果表明,通过个体迁移策略,伪并行遗传算法可以加速优化搜索的进程,显著改善解的质量,并有效节省运行调度费用.  相似文献   

6.
设计和实现了离散余弦变换(DCT)的基于提升结构的无乘法快速算法,称之为二进制的DCT(binDCT),它只需移位和加法,该算法是在基于旋转变换的递归算法基础上设计的,将传统的旋转变换相当于3个提升矩阵乘积减少至2个提升矩阵乘积,并且还用于了互换思想,从而使算法的运算是比现有算法大为减少。  相似文献   

7.
针对嵌入式系统中频繁的内存存取影响Montgomery模乘算法效率的问题,提出了一种优化的分离连续操作数缓存算法。该算法基于连续操作数缓存算法并进行优化,应用于计算多精度乘法和约减两部分,将整个计算分块使得每块内操作数只被加载一次;为了不破坏操作数加载的连续性,在多精度乘法和约减之间采用分离集成的方式;通过动态地使用寄存器和有效的缓存操作数来减少嵌入式系统中算法使用内存存取操作的总量,实现提高模乘算法效率的目的。实验结果表明:在使用MIPS64架构的处理器上,当模数为1 024bit时,与应用广泛的粗粒度集成操作数扫描算法相比,该算法的效率提高了4.17%。在嵌入式系统中,可将该算法应用于公钥密码体系中的模乘运算,在提高模乘效率的同时提高公钥密码算法的运算效率。  相似文献   

8.
基于改进二进制小波变换的图像边缘检测算法   总被引:1,自引:0,他引:1  
针对传统二进制小波变换在图像边缘检测应用中的不足,提出了基于改进二进制小波变换的图像边缘检测算法.该算法首先按水平、垂直和对角方向对图像进行改进的多尺度二进制小波变换,提取三个方向的小波系数,然后采用相邻尺度小波系数相乘的方法去除图像的噪声.再对去噪后的小波系数乘积极大值点进行检测,最后将这3个方向上的极大点进行融合,形成图像的边缘.  相似文献   

9.
随着集成电路的飞跃发展,有可能用记忆元件来实现运算电路。本文提出用ROM(Read—Only Memory)做为运算单元的多输入并行加法网络的构成方法。首先提出能够处理补码的并行计数器RoM。其次提出用计数器RoM作为基本组成单元的多输入并行加法网络的构成算法。最后得出实现加法网络的实际电路。  相似文献   

10.
记fk^r(n,m)为从排列在一直线上的n个元素中选取m个元素且恰含r对k间隔元素的选取方式数。gk^r(n,m)为从排列在圆周上的n个元素中选取m个元素且恰含r间隔元素的选取方式数,给出了fk^r(n,m)及gk^r(n,m)的递归关系式和卷积形式表达式,在k=0时得到f0^r(n,m)与g0^r(n,m)的显式。  相似文献   

11.
并行数据FFT/IFFT处理器的设计   总被引:1,自引:0,他引:1  
针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.  相似文献   

12.
This paper presents a DNA algorithm based on linear self-assembly which gives the result of the modular subtraction operation of two nonnegative integers. For two n-bit nonnegative integers A and B, the algorithm gives the result of A-B mod 2 n . An extended borrow tag which indicates the relation of the minuend and the subtrahend is included in the resulting strand so that the pre-classification based on A>B or B>A is not required before the experiment. From the resulting strand, we can draw the information of operation result, operands, borrow, and the tag of the relation between the minuend and the subtrahend. The algorithm takes advantage of the parallelism characteristic of DNA computing: while given two sets of operands (one the minuend set and the other subtrahend set), the modular subtraction operation of these two sets can be achieved by a parallel processing procedure. The feasibility of the algorithm is based on a known experiment. The algorithm is of spontaneous characteristic which prevents the scale of the experimental procedures from growing with the length of the operands. As for the length of the operands n, there are O(n) kinds of strands required in the experiment, and the biochemical experimental procedures can be accomplished in constant number of steps.  相似文献   

13.
利用PREPARTAFP和SARWATEDV[6] 的一些结果 ,给出一个计算加权Moore Penrose逆A MN 的改进的并行算法 ,改善了文献 [8]中提出的算法。在与PREPARTAFP和SARWATEDV文 [6 ]中相同的假设下证明了改进的并行算法的时间复杂性和处理机台数分别为 T =0 ((logn) 2 ) ,  P =max m/n 2 nα/logn ,2r1 / 2 nα(logrlogn)时空积 (成本最优性 ) T× P小于T×P(T和P分别为 [8]中原有并行算法的时间复杂性和处理机台数 )。  相似文献   

14.
设P和Q是平面内任意两个互不相交的凸多边形,目前确定P与Q的可碰撞区域的最佳串行算法时间复杂度为O(n+m),其中n和m分别为凸多边形P和Q的顶点个数.在该算法的基础上构造了一个易于并行化的求支撑点的串行算法,进而给出了在MIMD-CREW模型上确定可碰撞区域的并行算法,其时间复杂度为O((S+log_2(n+m))log_2(n+m)/log_2S),其中S为处理机个数  相似文献   

15.
研究了在细粒度并行机上的扩散并行遗传算法.遗传算法中个体为矩阵个体,选种采用竞争法.并行处理机拓扑结构为三维网格.对一个十机系统的机组组合问题进行了串行模拟,结果表明,当最大遗传代数或并行处理机个数增大时,均可找到更好的解,同时加速比也得以提高,且异步法优于同步法.  相似文献   

16.
本文采用补码分布式算法,简化了有符号数、无符号数以及混合符号数的乘加减运算,通过改进累加器树结构、全加器逻辑电路,设计了一种新型乘累加器结构。通过Altera公司的EP1C3T144C8实现了该乘累加器6个9位有符号操作数的乘累加运算的功能和时序仿真,结果证明了该算法的有效性。该设计解决了常规DA分布式算法系数不能更新和占用大量RAM资源的缺点,可以应用到数字滤波器设计中,也可以作为快速的运算单元应用到DSP数字信号处理器中。  相似文献   

17.
基于MIMD并行处理机和欧几里德距离变换,研究了一种求二值图像骨架的并行算法.与现有算法相比,其所求骨架特性好,且实现简单,同时由于采用了并行处理技术,使计算速度大大提高  相似文献   

18.
一种Montgomery模乘算法硬件实现的改进电路   总被引:1,自引:0,他引:1  
速度与面积是数字集成电路设计的两个重要目标,由于它们之间通常是一种相互制约的关系,所以往往要在一定程度上进行折中。作者提出的改进方法可以在几乎不增加硬件面积的条件下有效地提高速度。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号