改进的分层修正最小和LDPC译码算法及译码器设计

提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用非常少的情况下可以获得较高的译码吞吐量,同时保持译码器译码性能和相应的浮点算法很接近。另外通过合理地设计LDPC码校验矩阵(H矩阵)和译码器数据处理单元,使得译码器可以支持多种码长码率LDPC码译码。这样结构特点的译码器,在低功耗以及需要多种码长码率的编码进行数据传输的领域有着非常高的应用价值。     

一种新的LDPC译码器设计

时LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量.提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数.设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量.该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本.     

LU分解在众核结构仿真器上的指令级调度研究

随着集成电路工艺的发展,众核处理器体系结构逐渐成为计算机体系结构设计者的研究热点。众核体系结构通过任务级的并行来提升整个处理器的性能。然而,指令级的并行性仍然是众核设计者需要认真考虑的问题。对浮点运算效率和加速比进行了形式化描述,验证了进行指令级调度的必要性。对处理器核内流水线进行详细分析,指出了指令级调度的一般性问题。提出了在众核结构上使用指令级调度和软件流水的方法。针对Splash2程序集里的LU分解算法,使用众核结构的硬件支持,在Scratched Pad Memory（SPM）上给出了调度指令的方案。在众核仿真器Godson-T上仿真了经过指令级调度后的算法,当使用64个线程处理512×512的矩阵时,程序性能达到调度前性能的4倍。     

单通道混合信号的深度联合分离译码算法

针对采用低密度奇偶校验(low density parity check, LDPC)码编码的单通道同频混合信号,提出一种深度联合分离译码算法。采用了Gibbs分离过程中的逐符号分离步骤和译码过程中的逐符号译码步骤之间交替更改变量节点似然软信息的方式,在初期译码步骤输出的软信息模值较小,便于分离步骤对译码步骤的结果及时进行纠正,降低整体误比特率,软信息达到译码门限后开始发挥译码作用并最终和分离步骤达到一致收敛。仿真结果表明,本文提出的深度联合算法能够有效避免传统迭代分离译码算法由于分离过程的误比特率超出软输入软输出(soft input soft output, SISO)译码器纠错能力范围导致算法无法收敛的现象,降低联合分离译码算法的门限并提升整体性能,对于8PSK调制的混合信号在误比特率为10^-3时有1 dB的性能改善^。     

基于可重用性的软件维护

软件维护工具的短缺造成了软件维护费用不断上升,软件维护工具的开发又是一个很难的课题。本文提出软件重用将有助于软件维护费用的降低,软件重用技术不仅可提高软件开发生产率,还可提高软件维护生产率。本文还介绍了一个基于可重用性的软件维护方法和工具。     

信噪比失配对LDPC码BP译码收敛性的影响

针对信噪比失配下置信传播译码的收敛性问题,提出了一种收敛性分析方法。该方法利用改进的高斯近似理论计算译码消息的均值和方差,获得外信息,进而跟踪译码的收敛过程。可分析不同码型、信道状况、失配程度下的译码收敛性,并给出了具体步骤和例子,分析结果可为自适应地确定译码器的估计精度标准提供参考。最后给出了一种灵活的信噪比估计算法,仿真验证了算法的有效性。     

飞行模拟器教员控制台系统的设计与实现

教员控制台(IOS)是飞行模拟器的重要组成部分,是控制和监视飞行仿真过程的主体。根据多年飞行模拟器开发经验以及飞行模拟器通用规范的要求,建立了一套模块化的教员控制台系统。描述了教员控制台的组成、原理、分类和设计方案。重点阐述了教员控制台主要功能的实现,解决了模拟训练的智能评分、网络开关机及监控这两个难点问题。通过使用多种编程和图像开发工具以及网络技术和模型算法,使教员控制台具有人机交互界面友好、用户操作方便和功能强大等特点,在多台军用、民用飞行模拟器中得到应用,飞行模拟器飞行员和维护人员给予了充分的肯定,对提升整个飞行模拟器系统的性能起到重要的作用。     

支持软件重用的新方法

本文提出一个支持软件重用的软件开发新方法。新方法既可降低软件开发成本又可减少软件维护费用。本文还简要讨论了支持新方法的软件开发环境,本环境主要由软件重用工具、系统设计描述工具、模型建立工具和可重用软件管理工具等组成。     

基于WPF的通用可配置式教员控制台软件引擎研发

教员控制台系统是飞行模拟器的总控制台,实现对模拟器整机的运行控制、实时状态监控等,是飞行模拟器的重要组成系统之一.根据不同用途的飞行模拟器应用特点,以及国内外主要飞行模拟器制造商的产品现状和技术特点,明确了教员控制台软件的功能需求,结合各种先进技术的发展,研发出了一套基于WPF(Windows Presentation Foundation)的通用可配置式教员控制台软件引擎,采用数据驱动的方式实现可编辑、可配置性,通过修改配置文件且不需要重新编译程序就能够在软件引擎的基础上快速地满足不同飞行模拟器对教员控制台软件的功能需求,缩短项目生产周期,节省人力物力,同时也便于项目后期维护.     

残留频偏条件下码辅助的迭代载波同步算法

LDPC编码系统,接收端在译码前需要对频偏和相差进行估计,使残留频偏和相差在译码器收敛的允许范围之内,但在低信噪比条件下,即使在收敛范围内,较大的残留频偏和相差也会对LDPC编码系统性能有明显的恶化,所以必须结合迭代译码系统,对信号的残留频偏和相差进行进一步的估计。基于EM算法推导了频偏联合相差的迭代估计算法,给出了一种简单有效的残留频偏估计方法,并以此为基础,结合LDPC迭代译码输出软信息的统计特性,提出了一种码辅助的迭代载波同步算法,仿真结果表明,只要残留频偏和相差在迭代估计器收敛范围内,提出的算法可以使LDPC编码系统的误比特率接近理想同步条件下的译码性能。     

基于树图剪枝的极化码译码简化算法

极化码是一种在二元对称信道下能够逼近香农限的信道编码,但其经典译码算法连续删除(successive cancellation,SC)译码和置信传播(belief propagation,BP)译码的复杂度较高,使得译码过程具有较大的计算复杂度和译码时延。对极化码译码过程的树图建模分析并对节点分类,证明了树图中部分节点对应的译码运算是冗余的。由此设计了树图剪枝的简化译码算法,在保证误码性能不变的前提下,明显降低了现有译码算法的计算复杂度。仿真结果证明,简化后SC译码和BP译码的译码复杂度较原始算法分别降低了36%~65%和41%~67%。     

基于迭代译码有效性的交织器设计方法

分析了交织器设计对Turbo码性能的影响,提出了一种基于减小外赋信息和译码器输入之间相关性的交织器设计方法,以获得合适的交织器矢量。减小了外赋信息和各个位之间的相关性,提高了迭代译码的有效性。计算机仿真结果表明:基于减小外赋信息和译码器输入之间相关性设计的交织器性能大大优于随机交织器,且略优于S-random交织器。同时,与S-random交织器相比,本文提出的实现算法计算复杂度相对较低,从而提高了算法的有效性。     

宽带MIMO系统低复杂度压扩变换

针对循环前缀（cyclic prefix, CP）编码单载波(single carrier, SC)空间复用多输入多输出（multiple-input multiple output, MIMO）系统,基于变分推理,本文提出一种新的低复杂度压扩变换Turbo频域均衡（Turbo frequency domain equalization, TFDE）算法。相对于传统的TFDE算法,文中算法有两点明显不同,一是采用解码器压扩后验信息,计算软输入软输出（soft in soft out, SISO）频域均衡器（frequency domain equalizer, FDE）的数据先验均值和方差矩阵,二是采用SISO FDE外部数据均值、方差以及解码器压扩外信息,计算解码器先验信息。分析和仿真结果表明,这种新的TFDE算法在误码率（bit error rate, BER）性能、迭代收敛速度和总体计算复杂度方面均优于传统的MIMO TFDE算法。     

千兆以太网中的8B/10B编解码的CPLD实现技术

介绍了千兆以太网物理子层的8B/10B编解码器的原理和CPLD的实现.研究结果表明,工作在较低速率的基于Lattice isplsi 1032E的CPLD编码和解码器验证了现有最新的高速可编程逻辑器件(CPLD和FPGA)可在千兆以太网中以125Mbps的速率实现8B/10B并行编码和解码.     

化工过程培训仿真器的新型软件构造模式与C＋＋实现

本文提出了一类基于微机网络的化工过程仿真培训器的软件构造模式及用面向对象的Ｃ＋＋语言的实施方法。在提出的仿真器中：（１）过程按工艺流程切割为若干个独立的部分，分别建模，并在不同的学员操作站（下位机）运行，而过程间的物料、能量及信息耦合由下位机间的通讯实现；（２）根据下位机上运行的具体模型，配备相应的操作画面，形成一个相对独立的操作岗位；（３）教师指令台（上位机）仅承提对中个操作站的监控职能，如冻结、评分、引发事故等。由于该类仿真器中模型被分解为小规模的模块分散独立运行，过程数学模型和学员操作环境合二为一，极大地减少了通讯数量，显著地改进了仿真器的可靠性和运行速度，增强了微机对大型过程细微仿真的适应性     

基于FPGA的Turbo码译码算法实现

在分析Turbo码编译码中MAP类译码算法的基础上,重点研究了Max-Log-MAP译码算法的工程实现方法.为解决Turbo码译码嚣FPGA实现时的复杂性高、存储量大的问题,提出了一种基于FPGA的优化译码器结构和译码算法实现方案,有效减少了存储容量,提高了处理速度,并在Altera的EP2S90芯片上实现了10MHz速率的Turbo码译码器,通过时序仿真验证了译码结构的有效性.     

嵌入式系统应用软件PC模拟器设计与实现

随着手机、PDA等数字产品的广泛使用，嵌入式系统应用也越来越广泛。嵌入式软件开发与通常的基于PC平台的软件开发有很大差别。应用模拟器来调试基于嵌入式系统的软件，可以大大加快系统开发速度。以开发手机应用软件模拟器为例，详细论述了基于嵌入式系统的PC模拟器的设计思想、系统结构和模块设计方案，及最终软件的实现与应用。在AetoneC88手机软件开发过程中使用PC模拟器，加快了软件的调试进度，缩短了开发周期。