扫描相机数据总线的研制

采用光纤总线和LVDS解决了扫描相机数据总线速率大的传输特性问题,提出了一些技术问题的解决方案和初步的调试步骤,为大容量数据传输提供了行之有效的方案.     

8b/10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。     

应用LVDS技术解决多信道高速数据传输问题

介绍LVDS技术及其在雷达系统中的应用,应用LVDS技术解决雷达系统中多信道、高速数据的传输问题。     

电视视频平衡传输发射与接收系统的研制

本文介绍利用LVDS(LowVoltageDifferentialSignaling)技术 ,通过电话线传输电视视频图象。设计了新颖的补偿电路 ,解决了传输过程中信号的畸变问题     

基于LVDS总线的数字信号源设计与实现

针对如何实现高速数据传输的问题,设计了基于LVDS总线的数字信号源。LVDS是一种高速传输技术,利用低压差分信号进行数据传输,具有低功耗、低误码率、低串扰和低辐射的特点。设计以FPGA作为控制核心,并以DS92LV18实现LVDS信号的传输。试验表明采用LVDS技术作为功能卡之间的数据传输方式,可以很好的实现卡之间的高速数据传输。该信号源可实现输出PCM数字信号,输出的信号由上位机软件设定。     

LVDS技术在数字信号处理实验系统中的应用

本文讨论低电压差分信号(LVDS)技术,结合 LVDS 数据传输卡的设计制作,介绍 LVDS技术在信号处理实验系统中的应用。     

基于LVDS的高速数据传输装置的设计

针对弹载数据记录设备和地面测试设备之间大量数据高速传输的问题,本文提出了应用低电压差分信号(LVDS)接口器件和FPGA结合的设计方案实现数据高速远距离传输。详细介绍了LVDS的基本工作原理,并对该装置软硬件设计以及各个模块功能的具体实现进行讨论和分析。该装置已成功应用某项目中,具有较高的可靠性、通用性。     

CMOS图像传感器LVDS驱动器电路设计

为解决在2． 5 V 供电下的LVDS( Low Voltage Differential Signaling) 驱动器处理1． 2 V 数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS ( Complementary Metal Oxide Semiconductor) 图像传感器芯片的LVDS 接口电路,该芯片中数字电路采用1． 2 V 供电,LVDS 驱动器使用2． 5 V供电。笔者提出两种电平转换电路方案,用于解决该问题。方案1 将1． 2 V 数字信号进行电平转换,再使用D 触发器对转换后的信号进行采样,从而避免误码的产生; 方案2 使用迟滞比较器作为电平转换电路。设计采用TowerJazz 65 nm CMOS 工艺进行流片验证。经过测试,两种方案均有效地解决了LVDS 驱动器误码的问题。     

CMOS图像传感器LVDS驱动器电路设计

为解决在2.5 V供电下的LVDS(Low Voltage Differential Signaling)驱动器处理1.2 V数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS(Complementary Metal Oxide Semiconductor)图像传感器芯片的LVDS接口电路,该芯片中数字电路采用1.2 V供电,LVDS驱动器使用2.5 V供电.笔者提出两种电平转换电路方案,用于解决该问题.方案1将1.2 V数字信号进行电平转换,再使用D触发器对转换后的信号进行采样,从而避免误码的产生;方案2使用迟滞比较器作为电平转换电路.设计采用TowerJazz 65 nm CMOS工艺进行流片验证.经过测试,两种方案均有效地解决了LVDS驱动器误码的问题.     

一种适用于高速CMOS传感器的数据传输方法

为了解决高速CMOS图像传感器数据传输问题,采用了一种适合于大数据流量的CameraLink的传输方法。将传感器输出的信号经过FPGA的预处理,然后转换成CameraLink标准的低电压差分信号(LVDS)进行传输,从而进行了高传输率下数据的传输,并介绍了设计过程中的注意事项。     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programmable gate array,FPGA)的高速实时数据传输方案。该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整。同时,利用提出的数据传输同步方法-系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本。     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.     

LVDS高速I/O接口电路设计

提出了一种用于传输高速数据的LVDS(Low Voltage Differential Signaling)驱动器及接收器的设计．基于MOS管的大信号模型计算了电路的参数，根据TSMC(台积电)的0．25μmCMOS工艺模型，在Candence环境下用Spectre仿真器模拟，调整各个MOS管的宽长比，确定了电路各参数．给出了驱动器和接收器互连的仿真结果，仿真结果表明该LVDS驱动器和接收器能稳定工作在1GHz的工作频率下，LVDS高速I／O接口电路能使计算机之间、芯片之间的数据传输带宽达到Gbit／s级．有广阔的应用前景。     

一种LVDS接口的液晶显示驱动设计

为了解决目前嵌入式液晶显示技术中存在的显示驱动支持分辨率低、数据更新慢及控制灵活性差等问题,设计了一种基于现场可编程门阵列(FPGA)的LVDS接口的液晶显示驱动。对数据缓存技术中数据读写控制等关键问题进行了分析,研究了对液晶显示驱动时序和低电压差分信号(LVDS)传输时序。基于FPGA构建缓存控制模块和显示控制模块,实现数据快速更新及LVDS接口液晶显示屏的显示。通过QuartusⅡ软件,对缓存控制模块控制时序进行了采样分析验证。验证结果表明:第二代双倍数据率同步动态随机存取存储器(DDR2 SDRAM)在166 MHz下工作,LVDS接口液晶显示屏分辨率为1 024 pixel×768 pixel,位宽为16 bit时,数据更新率达82 MHz,且控制灵活,能够满足目前对液晶显示驱动的需求。     

LVDS远距离通信电缆参数估计

随着数据传输系统对速度和距离要求的提高,为实现测量数据的高速远距离可靠传输,本文针对百米普通双绞线缆,建立了线缆的参数模型,通过最小二乘法估计出模型参数,并用矢量网络分析仪对线缆进行了测试。实验表明,所估计出的参数模型表征的衰减特性与矢量网络分析仪的实测结果具有较好的一致性,为分析LVDS信号通过双绞线高速远距离可靠传输提供了依据。     

西安地铁二号线通信传输系统浅析

本文针对西安地铁二号线通信传输系统,介绍了多业务传输平台及其工作原理,叙述了地铁传输设备的性能和系统组网方案,分析了传输系统的带宽分配,总结出多业务传输平台满足地铁通信传输的需求。     

LVDS技术在数字电视码流传输卡中的应用

在数字电视码流传输卡中，为解决数据传输中高速率与低电压之间的矛盾，将数字电视码流以LVDS信号形式输入至机顶盒，在不依赖于特定供电电压的同时，实现了高速数据传输．本文基于DS90c031芯片，实现了TTL到LVDS电平的转换，方案可行，输出码率3～30Mb／s，码流连续、无误码。     

基于CPLD的曼彻斯特码高速传输系统设计

介绍了一种基于复杂可编程逻辑器件(CPLD)的曼彻斯特码高速数据传输系统设计方案。其特点是：①将曼彻斯特编码、解码及其相关的控制逻辑集成于CPLD中,减小了传输系统的规模;②工作方式由微处理器(MPU)编程控制,可以根据传输信道的特性选择不同的数据格式及传输速率,通用性强;③输入、输出采用并行方式与先进先出缓冲存储器接口,传输过程中无须干预,降低了传输系统对MPU的负载,有利于系统总体性能的提高。该方案特别适用于实时多任务下的高速数据采集与传输系统。     

LVDS在直升机中应用的利与弊

本文主要讲述了LVDS的应用原理，针对Z8型机系列在科研试飞过程中综合显示系统干扰电台工作、显示质量差等故障进行了理论分析并提出了处理方案。     

基于CPLD的曼彻斯特码高速传输系统设计

介绍了一种基于复杂可编程逻辑器件 (CPLD)的曼彻斯特码高速数据传输系统设计方案。其特点是 :①将曼彻斯特编码、解码及其相关的控制逻辑集成于CPLD中 ,减小了传输系统的规模 ;②工作方式由微处理器 (MPU)编程控制 ,可以根据传输信道的特性选择不同的数据格式及传输速率 ,通用性强 ;③输入、输出采用并行方式与先进先出缓冲存储器接口 ,传输过程中无须干预 ,降低了传输系统对MPU的负载 ,有利于系统总体性能的提高。该方案特别适用于实时多任务下的高速数据采集与传输系统。