利用相位的抖动来克服AD8302的二值性

AD8302是ADI公司生产的用于RF／IF幅度和相位测量的新型芯片，可测量两路输入信号的幅度比和相位差。文中介绍了AD8302的功能及特点，并给出了利用调相的方法来对实现AD8302在-180°～180°范围内的精确鉴相。     

应用于全数字锁相环的动态器件匹配与低功耗鉴相技术

提出了应用于全数字锁相环的改进的动态器件匹配技术和低功耗鉴相技术.利用低功耗鉴相技术简化了传统的全数字锁相环的鉴相原理,发明出一种新型的数字鉴相器,降低了数字电路实现的复杂性,降低了功耗;同时,本文所述的应用于全数字锁相环的动态器件匹配技术,降低了电容的工艺偏差对锁相环输出调谐曲线的不利影响,优化了锁相环的性能.该全数字锁相环采用TSMC 0.13μm CMOS工艺进行设计,仿真结果表明,本文所述的低功耗鉴相器功能正确,可使全数字锁相环正确地锁定在2.4～5.2GHz,本文所述的基于改进算法的芯片中鉴相器部分具有传统架构鉴相器53.2%的功耗与66.5%的芯片面积.测试结果表明,动态器件匹配技术使振荡器的输出调谐曲线(本文指输出频率与DCO调制字码值的曲线关系)更加接近理想情况.     

伪码测距接收机中MET技术误差建模与分析

为了分析多径干扰对多径消除技术(MET)的影响,建立了MET的跟踪误差模型.MET的鉴相函数既可表示为窄相关技术鉴相函数的复合形式,又可表示为直接信号的鉴相函数与多径信号鉴相函数之和.同时多径信号的鉴相函数本质上是直接信号鉴相函数的平移和尺度变换,利用鉴相函数的这一特性对MET的跟踪误差进行分析和建模.通过仿真比较了MET、窄相关技术以及strobe相关器技术的多径误差抑制性能.结果表明MET可以完全消除中等长度时间延迟的多径信号造成的误差,并且可以通过调整相关间距来减小MET跟踪误差.     

中国区域定位系统的定位精度分析

中国区域定位系统（CAPS）与GPS都是典型直接序列伪码扩频测距系统,此类导航信号能达到的定位精度取决于多种因素,主要包括伪码速率、信号信噪比、跟踪环处理方法等．详细介绍了CAPS链路预算、CAPS定位解算方法,并着重从C／A码信号的自相关函数特性入手,在软件处理方法下,研究CAPS信号的测量精度问题,对其距离分辨率做了理论分析;针对传统DLL环路易受噪声影响,提出窄相关以及多相关器的环路结构及相应的鉴相方法,使跟踪环路更加稳健,码相位的测量分辨率也可以提高1倍左右,表明改进DLL环路结构以及鉴相方法是提高测距分辨率的一种重要手段．理论分析及定位实验表明利用3颗导航星并有高程辅助的CAPS接收机达到了20m左右的定位精度．     

正切鉴相锁相环路捕捉带及捕捉时间公式

一九六○年,A、J、Viterbi给出了余弦鉴相锁相环路捕捉带及捕捉时间的近似公式〔1〕ra=2m+32/π△(1/2)Tp=Ω_0~2/2ξW_n~3这两个公式一直沿用至今,对锁相技术的发展与推广起了很大的推进作用。一九七二年,W.C.Lindsey提出了鉴相特性为     

4mm速调管数字锁相稳频源

本文对一种采用数字鉴相鉴频器的毫米波锁相环路进行了理论分析，给出三阶环路的基本关系式和稳定性判据．计算出４ｍｍ速调管振荡器锁相环路的参数并讨论了数字鉴相鉴频器的特性．实验表明该环路容易入锁且很稳定可靠．     

行AFC电路的波形分析

分析了行ＡＦＣ电路的工作原理，建立了行ＡＦＣ鉴相电路的数学模型，分析了鉴相波形。     

ZigBee协议支持下的现代医疗监护系统设计

采用超低功耗MSP430单片机和CC2420射频芯片,利用CC2431型芯片进行节点定位,对处理器模块、数据采集模块和无线通讯模块进行了硬件电路设计,编写了数据采集程序、移植Z-Stack协议栈及定位程序的软件。对系统进行整体实验及调试。结果表明:在定位过程中信号稳定、通信良好、接收到的数据准确、节点定位精度高,达到了系统定位的要求,具有实用价值。     

容栅传感器位移测量系统研究

本文介绍了容栅位移传感器的结构和工作原理，并在传统容栅传感器基本原理研究基础上，深入研究了鉴幅式容栅系统和鉴相式容栅系统信号激励方式和信号输出规律，分析开发出单片机和数字鉴相器为核心的鉴相式容栅高度测量仪。     

新型RLC测试仪设计

自由轴式RLC测试仪因采用准数字鉴相,导致抗干扰能力差,精度低.提出一种基于完全数字鉴相的测量方法.通过乘法及低通滤波算法,对被测信号及正交相位基准进行完全数字鉴相,获得被测信号在坐标轴上的投影分量.依据投影分量计算出被测参数值.推导了被测参数数学模型.设计了测量电路.校正了测量误差,对RLC进行了抽样测试实验.结果表明被测信号投影分量的测量时间<1 ms,元件参数测量时间<20 ms,测量误差≤0.2%.这种方法比传统自由轴式RLC测量方法测量精度高、速度快.     

芯片引线键合的快速图像定位研究

为实现芯片引脚及引线框架的精确定位,提出了一种改进型的视觉定位方法.该方法结合LOG算子的定位方法和Zernike正交矩的最小二乘椭圆拟合亚像素定位方法,分别对芯片引脚和引线框架进行了定位:对于芯片引脚采用LOG算子算法进行匹配定位,而针对引线框架图像则采用Zernike正交矩的最小二乘椭圆拟合亚像素方法进行定位.通过构建的芯片自动视觉定位平台,进行了相关定位实验.实验表明,芯片引脚及引线框架定位精度小于0.6像素,满足芯片封装应用要求.     

行AFC电路的波形分析

文章简述了行ＡＦＣ电路的工作原理,建立了行ＡＦＣ鉴相电路的数学模型,并对鉴相对波形进行了分析。     

基于ISP器件的可编程倍频鉴相逻辑电路的设计

用一片ispLSI1032设计了一种任意倍频系数的可编程倍频鉴相逻辑电路．该倍频鉴相电路抗干扰能力强，稳定可靠，特别适应于实现高精度位置和速度反馈的数控系统。     

一种低SNR下APSK载波相位盲同步方法

提出了一种工作在低信噪比(SNR)条件下,由最小均方误差(MMSE)鉴相和数字二阶闭环组成的幅相键控(APSK)载波相位盲同步方法.给出了载波相位同步环路的参数、采样速率匹配方法及其定点优化实现方案.与盲同步中常见的判决引导算法相比,MMSE鉴相算法无需符号硬判决,对符号误判不敏感,因此具有更大的鉴相范围,降低了相位模糊的重数;运算量虽较大,但可以采用查表法克服这一缺点.     

高阶有源锁相环路滤波器的设计与仿真

基于频率响应的设计方法,本文对四阶电荷泵锁相环滤波器进行了设计和仿真,利用时间常数与滤波器组件的关系,推导和分析了环路滤波器的传递函数,并在Matlab环境下仿真得到了理想的相位裕度和环路带宽.实验表明,该高阶有源锁相环路滤波器可以在保证相同的鉴相杂散抑制的同时,可允许更宽的环路带宽和更高的鉴相频率,从而改善了锁相环的带内相位噪声性能.     

FB-PWM变换器零电压转换的设计

为提高开关电源效率，在对全桥移相PWM（FB－PWM）变换器工作原理及其工作状态分析的基础上，介绍了FB－PWM变换器实现零电压转换的条件，并提出以能量和时间两个概念分析的方法，利用集成控制芯片ML4818作为移相控制核心设计了零电压转换的FB－PWM（ZVS FB－PWM）变换器，并完成了实验，结果证明分析和设计是正确的。     

基于边缘的字符串定位算法

为了对强干扰噪声图像中的字符串进行实时的检测定位,该文提出了一种基于边缘的字符串定位算法,它引入了边缘密度图和边缘连接强度两个新的概念。该算法首先通过对边缘密度图进行投影分析进行自顶向下的粗定位,然后在此基础上利用垂直边缘的连接强度进行自底向上的精确定位。新算法有效地克服了噪声的影响,运算复杂度低,因而能够实现对强干扰噪声图像中的字符串的实时定位。采用该算法对集成电路芯片图像中的编号字符串进行定位,实验结果证明其在处理强干扰噪声图像时是有效的。     

对于基因芯片实验的动力学范围和结果可重复性的研究

杂交动力学和实验结果的可重复性是基因芯片研究中十分重要的内容，以单基因模拟芯片对DNA芯片的杂交动力学进行了初步的研究：将不同含量的植物cDNA点在玻片上制成DNA芯片，利用体外转录的方法得到植物基因的mRNA，然后通过反转录方法把荧光标记到cDNA上，用不同含量的荧光标记cDNA对芯片进行杂交，根据结果分析了靶基因和探针含量变化对芯片杂交信号产生的影响，利用多基因模拟芯片分析了不同基因的杂交动力学特点；利用12800点的高密度芯片进行了2组不同的表达谱实验，对芯片结果的可重复性做了验证。     

锁相环路中的取样鉴相

取样鉴相是锁相技术中较有前途的鉴相方式之一,近些年来已更多地为人们所注意和采用。见得到的文献和资料中,对其论述甚少,尤其缺少准确的推证和分析。本文根据取样原理,推论出取样鉴相器的特性,得出确定基准脉冲参数的关系式,并结合鉴相输出信号的处理问题,分析了典型的取样鉴相电路。     

微动光栅三维测量仪相移微步距控制系统设计研究

本文根据相移轮廓术的四步相移法设计了微动光栅三维测量仪微步距控制系统,利用单片机AT89C52与3955芯片的接口对3955进行设置和控制,并采用两片3955芯片驱动两相步进电机,实现了电机的微步距控制。系统通过细化步进电机步距角,提高了分辨率和光栅位移精度,满足了每隔四分之一光栅周期进行光栅图像采集的要求,控制系统结构简单,并通过人体模特光栅图像获取实验验证了设计的可行性,完全满足工业及相关三维测量的要求。