基于CPLD的CCD驱动电路的设计

采用一款帧转移型CCD,详细地介绍了该款CCD的驱动电路设计。选用复杂可编程逻辑器件（CPLD）作为硬件设计平台,针对Altera公司的EPM7160SLC84-10进行适配,实现了CCD驱动时序的设计。线性稳压器LM117实现了CCD偏置电压的设计。专用CCD时钟驱动芯片实现了CCD驱动电路的设计。设计的CCD驱动电路满足帧转移面阵CCD的各项驱动要求。     

基于串行总线的井下多通道高速高精度数据采集系统的设计

设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

心电图机报警器研制

通过深入分析心电图机的具体工作原理和常见故障以及心电图机的技术指标、特性、用途、标准、使用注意事项等,设计出保障心电图机安全工作的报警器．报警器的系统由心率报警器、电极脱落报警器、心跳中断报警器、超压、欠压报警器、漏电报警器、电池电压（直流电压）低落报警器、保险丝熔断报警器、走纸电机转速过高、过低报警器、简易心电图机校验器、微型心脏除颤急救器等组成．使用该报警系统,可确保心电图机安全工作,保证操作者和病人的安全．     

数字电视广播系统中ASI-SPI的设计与实现

给出了一种新型的ASI信号转换成SPI信号的设计方案.本方案采用Cypress的CY7B933接收ASI信号,CPLD进行逻辑时序控制,FIFO和后继应用系统的无缝接口,所实现的系统具有很高的抗干扰能力,有较强的检错和错误恢复能力.详细阐述了系统的软、硬件的结构和实现方法.     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.     

软开关的单开关三相功率因数校正整流器的研究

提出了一种零电流开关结构的单开关管的三相升压功率因数校正整流器 .软开关动作可用低功率的辅助电路来实现 .文中分析了ZCT电路的工作原理 ,给出了电路设计的准则 ,并对一个1kW、50kHz的整流器进行了仿真 .结果显示总谐波失真小于 9% .     

应用于有源相控阵的锁相环分频器设计

文章基于130 nm SiGe BiCMOS工艺设计实现了一种1×7的二分频器链,链路前四级采用电流型逻辑(current mode logic,CML)实现,后三级采用电压型逻辑(voltage mode logic,VML)实现;并设计了电平转换模块,解决2种形式电路匹配问题,实现链路前后的级联.此外完成了分频器链...     

基于CPLD与USB接口的瞬态信号采集系统的设计

介绍了基于CPLD与USB接口的空间瞬态光辐射信号采集系统,给出了该采集系统的硬件组成原理及软件设计方法。其中,对空间瞬态光辐射信号的检测和采样方法以及USB接口电路作了较为详细的介绍。采用这种设计的采集系统应用于空间瞬态光辐射信号探测系统中,极大地提高了空间瞬态光辐射信号探测系统在自动检测和录取、数据传输和小型化等方面的性能。     

Verilog HDL modeling and design of 10Gb/s SerDes full rate CDR in 65nm CMOS

Phase locked loop （PLL） is a typical analog-digital mixed signal circuit and a method of conducting a top level system verification including PLL with standard digital simulator becomes especially significant. The behavioral level model （BLM） of the PLL in Verilog-HDL for pure digital simulator is innovated in this paper, and the design of PLL based clock and data recovery （CDR） circuit aided with jitter attenuation PLL for SerDes application is also presented. The CDR employs a dual-loop architecture where a frequency-locked loop acts as an acquisition aid to the phase-locked loop. To simultaneously meet jitter tolerance and jitter transfer specifications defined in G. 8251 of optical transport network （ ITU-T OTN） , an additional jitter attenuation PLL is used. Simulation results show that the peak-to-peak jitter of the recovered clock and data is 5.17ps and 2.3ps respectively. The core of the whole chip consumes 72mA current from a 1.0V supply.     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

大屏幕彩电锁相环完全同步视频检波电路的理论研究

由准同步视频检波的特点及其存在的问题引出锁相环（PLL）完全同步视频检波电路。阐述了PLL完全视频检波电路的工作原理及其特点，并结合实际电路进行了分析。     

用于超小型快速截获接收机的频率合成器

该文针对超小型快速截获接收机的需求，研究了锁相式频率合成技术，采用宽带锁相环和电压预置法来提高频率捷变速度，同时，采用带阻滤波器，相位补偿电路来改善宽带锁相环的杂散性能和稳定性。     

抑制带外相位噪声的窄带锁相环

为了解决锁相环(PLL)同时抑制输入噪声和压控振荡器(V.C.O)的相位噪声对环路噪声带宽选择上的矛盾,提出了在PLL环路中加入频—相自校相位负反馈电路,导出其传输函数、动态方程、噪声抑制的一般表达式,讨论了它的稳定性以及同步和捕捉特性,并对它抑制环路带外噪声的能力进行了实验测试,得到了比较满意的结果。     

基于MB1511和单片机技术的锁相频率合成器

以单片串行锁相环频率合成电路MB1511和单片机为核心,从硬件和软件两方面阐述应用MB1511设计频率合成器的方法.     

星载合成孔径雷达频率源

阐述了星载合成孔径雷达频率源的国内外水平和发展趋势.讨论了三种实用的频率源.第一种是晶振倍频源;第二种是混合微波集成电路(HMIC)锁相频率合成器;第三种是采用单片微波集成电路(MMIC)的数字锁相频率合成器,这种源具有最小的体积和重量(减小10～100倍)、高的可靠性、低的功耗与成本,易于程控等优点,有广阔的应用前景。此外,还对我国星载合成孔径雷达频率源的发展提出了一些建议。     

三相三线不对称负载无锁相环Ip-Iq谐波电流检测法

有源滤波器补偿电流的传统检测方法中,由于锁相环存在零点飘移、假锁、失锁等问题,造成基准信号的相位误差,提出了采用无锁相环的检测法检测谐波电路。仿真结果表明,与传统方法向比,该方法简单可靠,降低成本。     

高性能电荷泵的锁相环电路

为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环。该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构。仿真结果表明：该差分型电荷泵锁相环的锁定时间为10μs、频率抖动为0.0002MHz、周期抖动为2 ps,与普通型电荷泵锁相环相比,可达到快锁低抖的目的。     

锁相环全同步视频检波技术

本文分析了准同步视频检波电路存在的问题，介绍了新型的锁相环全同步视频检波电路的原理和特点。