解析Oracle存储过程的使用

Oracle是当前世界上使用最为广泛的数据库管理系统之一.介绍了Oracle存储过程的使用前提、编译调试、错误处理和使用技巧.     

单片机集成仿真系统的开发

针对MCS-51单片机仿真器操作繁琐,维护困难这一情况,这里利用VB这一“可视化”和“面向对象”的语言,开发了基于Windows平台的单片机实验仿真系统,该系统的特点是编辑直观,人机交互性好,并提供了一套集成调试环境,可脱离仿真器独立运行于PC机之上,具有良好的扩展性和应用前景.     

Protel 99 se使用技巧

Protel是Protel Technology公司开发的、功能十分强大的电路设计软件,它具有丰富多样的编辑功能、强大便捷的自动化设计能力、完善有效的检测工具、灵活有序的设计管理手段。既适应高科技公司设计复杂的电路板,同样也适应小用户设计手工制作的简单电路单面板。下面是本人使用Protel 99 se设计电路板的一些经验,供大家探讨。     

Windows使用小技巧

用户要想灵活使用Windows9X,以满足个人的一些偏好并不容易,文章提供一些使用技巧,熟练使用可以解决一些使用中的困难,并提高系统的安全性。     

E-mail使用小技巧

1.如何知道您是否有新的信件?也许您正在因特网上使用浏览器浏览W W W信息,那么您怎么知道是否有信呢?请您注意您的浏览器窗口右下方的小信封图标,如果在它的右侧有"!"符,则表示您有新的信件。2.如何避免每次取信输入E-mail口令的麻烦?也许您的计算机只有您自己使用,您认为不必要每次取信都输入E-mail口令,那么在配置窗口中,用鼠标点击窗口顶端的Organization按钮,在此窗口中,选中"Remember Mail password"前可选框,即变成"X",那么只要第一次输入了口令之后,以后就不必再输入口令了。     

电子时钟仿真及其FPGA实现

基于VHDL语言设计各个模块,用原理图文件的方式将各个模块连接起来,通过调试仿真,最终实现了24小时时钟的正常显示,清零,暂停,调整时间的功能,并将其烧录至FLEX系列EPF 10k10LC84-4此种型号的芯片中,按照设计的管脚设置对电路板进行连线,测试并验证了各项功能的正确性.     

软件调试的方法与技巧

本文研究了软件调试的方法和技巧，提出了种种简易、有效的软件调试的实验方法和技巧，对软件调试的方法、技巧进行了全面的分析与综述。     

浅议办公软件使用小技巧

Word软件是我们在日常办公和教育教学中最常用的office办公软件之一,在使用过程中,经常遇到各种问题,有些小问题不大,但是如果解决不了的话,使用起来会很不方便,本文总结了一些使用的小技巧,希望对大家能有所帮助。     

Verilog HDL数字钟电路的设计研究

在Quartus II软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模,该电路具有正常显示(计时)、时间调整(校时)、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述,旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路,又在实例设计中展现出Verilog HDL与C语言编程的不同。     

基于Verilog HDL的14层电梯控制系统

采用Verilog HDL语言,实现了14层电梯控制功能.设计中有2个进程,分别是状态机进程和信号灯控制进程.其中状态机进程是主要进程,信号灯控制进程是辅助进程,两者相互配合完成整个控制过程.整个控制系统采用Quartus II软件仿真设计,采用DE1的FPGA开发板对所设计的程序进行了硬件调试,由硬件调试结果可看出,所设计的控制系统能实现14层电梯楼层调换功能,且具有很强的实用性和适应性.     

FPGA片上调试方法

介绍了现场可编程门阵列的片上调试的方法,分析了该方法的优缺点,并重点介绍了片上调试系统的组成结构,同时以XILINX公司现场可编程门阵列为例,结合Xilinx公司ChipScope工具的使用,详细介绍了片上调试方法的具体实现.     

运用软件模拟仿真单片机实验的探讨

单片机技术在现代工业自动化领域里扮演了重要角色,它是一门技术性和实践性很强的课程,无疑实验是单片机教学的一个重要实践环节,在有限的资金和硬件实验资源的基础上,如果能充分运用软件模拟仿真作为辅助实验手段,将会大大促进单片机的教学效果。     

RTL组合电路描述的Verilog HDL编译器的设计

设计了一个针对ISCAS85／89Benchmark,用于RTL组合电路VerilogHDL描述的编译器,这个编译器可以作为RTL电路测试研究的辅助工具,在对VerilogHDL和RTL描述的特点进行分析的基础上,阐述了该编译器解析VerilogHDL描述、创建功能模块类库和RTL描述转化为无层次分块的门级描述的基本原理,提出了主要问题的解决策略。     

基于Verilog HDL的DDR2 SDRAM控制器设计

文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。     

QPSK调制／解调电路的verilog HDL模型与功能仿真

本文介绍了QPSK（四相移键控）数字调制／解调技术的原理,建立了一种基于高速硬件描述语言（verilogHDL）的数字式QPSK调制／解调模型,并应用FPGA硬件平台实现了相关的电路设计,给出了基于新一代专业仿真环境Modelsim—abe的系统仿真过程及结果分析。     

FPGA与硬件描述语言(HDL)的设计

FPGA芯片是逻辑技术的硬件基础．而硬件描述语言(HDL)是具体逻辑实现的手段和工具，两者构成了逻辑技术的基本核心，文章针对两者特性进行介绍，结合应用提出了一种FPGA的设计流程．     

芯片调试技术中插入点和监听电路区域的研究

根据硬件开销和缺陷的检测能力评估了一种可重构的调试设计方案.对于要调试的目标电路,首先设计并完成了一套由4个32位处理器核组成的多处理机系统,然后评估该调试设计电路的硬件架构.对改变调试电路排列的评估结果表明,调试电路的硬件开销占用所实现的多处理机系统在8.6%～12.7%的范围内.其次,对是否可以通过调试电路发现故障效应进行了评估.在一个16位处理器核上注入了10种不同的故障并且检查其是否会被每一个设置在处理器核上的观测点所发现,同时测量了观察所需的时钟周期数.最后还评估了每一种故障的可观察率以及每一个观察点的可观察率.     

基于Verilog HDL语言的全自动洗衣机控制器的设计与仿真

介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性.     

面向众核处理器的独立调试系统设计方法

基于片上网络(Network-on-Chip,NoC)技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构,众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题,提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线,提高了调试通道工作频率,以较少的互连线即可实现高带宽传输通道;同时调试组件采用分布式的对称结构,具有良好的可扩展性.在踪迹数据传输结构中,提出了一种带宽平衡的非侵入式踪迹数据导出方法,该方法通过软硬协同方式来配置踪迹通道仲裁的权重值,降低硬件复杂度.在调试事件的传播上,构建了与片上网络拓扑一致的事件传播网络,该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上,提出了一种通过软硬件协同的时间同步方式,以很小的硬件代价实现了较精确的时间戳同步.     

Visual C++的调试技术

在软件开发的过程中,调试技术十分重要.本文对非常优秀的开发软件-Visual C＋＋的调试技术进行了归纳和总结.