CPLD与LCD接口设计

采用VHDL语言设计了CPLD和LCD的接口。设计选用Altera公司生产的1款性价比较高的CPLD器件EPM9560,采用320×240点阵图形式液晶显示屏,通过软件仿真验证了程序设计的正确性。采用VHDL语言设计电路能够灵活地修改参数,而且极大地增强了电路设计的通用性和可移植性。     

基于单片机控制多功能频率计的CPLD实现

介绍了利用ALTERA公司MAX7000系列CPLD芯片实现单片机控制的多功能等精度频率计，CPLD芯片逻辑采用VHDL语言设计，给出了系统的功能、结构和设计方法。     

MIDI音乐发生器芯片的设计

基于EDA技术,以MaxplusⅡ为软件开发工具,采用VHDL语言,在Altera公司的大规模可编程逻辑器件(CPLD)上实现了MIDI音乐发生器芯片的设计.该芯片配上必要的外围电路,可以发出美妙的MIDI音乐.     

基于CPLD单双极性码转换电路的设计与实现

以某型飞机无线电高度表检测仪研制为背景,通过采用CPLD器件和VHDL硬件语言,设计实现了一种能替代该无线电高度表检测仪检验组合功能的单双极性码转换电路,并给出了VHDL程序和相应的时序仿真波形。     

基于单片机和CPLD的控制系统的设计

介绍一种单片机和CPLD结合的控制系统。利用CPLD扩展控制系统的端口,使用VHDL硬件语言作为CPLD的输入方式。该设计可提高电路的集成度和可靠性。     

基于CPLD的CMOS图像传感器的驱动电路设计

在分析CYPRESS公司的IBIS5-A-1300-CMOS驱动时序的基础上,设计了多斜率积分的驱动时序发生器。选用复杂可编程器件（CPLD）作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述。采用QuartusⅡ5．0软件对所做的设计进行了功能仿真,针对ALTERA公司的CPLD器件MAXⅡEPM570T144C3进行适配。系统测试结果表明,所设计的驱动时序发生器满足CMOS相机驱动要求,而且在同步快门下还能调节积分时间。     

基于CMOS图像传感器IBIS5-A-1300的时序设计

在分析CYPRESS公司的IBIS5-A-1300 CMOS时序的基础上,设计了串行、并行两种配置寄存器的模式,完成了多斜率积分、开窗口、亚采样功能.选用复杂可编程器件（CPLD）作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.采用QuartusⅡ5.0软件对所做的设计进行了功能仿真,针对ALTERA公司的CPLD器件MAXⅡEPM570T144C3进行适配.系统测试结果表明,所设计的驱动时序发生器满足CMOS相机驱动要求.     

基于VHDL的数字频率计的设计

本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现

CCD作为一种应用广泛的新型半导体光电器件，驱动时序电路的实现是其应用的关键问题，运用VHDL硬件描述语言，结合复杂可编程逻辑器件CPLD，完成了对CCD的驱动时序电路的设计，给出了部分VHDL语言源代码，利用MAX plusⅡ软件实现了时序仿真，讨论了VHDL语言设计中的一些问题。     

CPLD在恒温控制系统中的应用

主要阐述了采用CPLD芯片EPM7128SLC84-10组成恒温控制系统,介绍了该系统的硬件组成和采用VHDL语言的EDA技术设计.最后给出仿真波形,从仿真结果来看,达到了设计的要求和目的.     

基于CPLD的高速USB无线连接器的设计

介绍了一种基于CPLD的USB高速无线接口的设计。采用高速射频收发芯片nRF24L01进行的无线传输。设计了CPLD芯片与USB接口模块,CPLD芯片与射频芯片的接口电路。设计了USB接口模块与射频芯片的控制模块,阐述了该系统的工作原理,构成及VHDL设计方案。VHDL程序采有限状态机设计。     

用VHDL自顶向下设计数字密码锁

VHDL非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD和FPGA的应用设计中, 若采用以往的布尔方程或门级描述方式, 很难快速有效地完成。VHDL能提供高级语言结构, 方便地描述大型电路, 快速地完成设计。它支持设计单元库的创建, 以存储设计中重复使用的元件。它是一种标准语言, 它的设计描述可被不同的工具所支持, 可用不同器件来实现。文中以数字密码锁的设计为实例, 从方案的确定, 各阶层的划分, VHDL的应用, 介绍了VHDL自顶向下的设计方法。     

基于ALTERA CPLD的单稳态脉冲展宽电路

主要介绍了CPLD设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展宽电路的特点,给出了相应的时序仿真波形和计数器的VHDL语言设计。     

基于CPLD的相机调焦控制系统的设计

介绍一种基于CPLD的多光谱数字遥感相机调焦控制系统的设计方法。使用VHDL硬件语言作为CPLD的输入方式。重点介绍了串行接收模块,控制模块的设计方法。经过仿真验证了该系统可以完成相机调焦的功能。该设计也可提高系统的可靠性和稳定性。     

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点，着重介绍了在电子系统设计中，使用CPLD器件和传统集成电路设计的不同，采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法，本文给出了一种键盘扫描的硬件及软件的设计实例。     

基于CPLD的毕业设计指导方法研究

基于CPLD数字系统的设计采用的是VHDL语言描述系统,CPLD是一种下载实体的先进设计方法。文章结合学生的学习特点,就毕业设计指导中,对如何引导学生掌握自顶向下和自底向上的设计方法以及灵活利用文本和图形输入形式进行了研究,分析了芯片下载中易出现的问题并提出了解决方法。教学实践表明,这些教学指导方法具有启发性与可操作性。     

基于CPLD的CCD图像敏感器驱动时序设计

介绍了一种CCD图像敏感器——TCD142D,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用QuartusII对所设计的时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7064SLC44进行适配。实验结果表明,驱动时序发生器的设计是正确的,可以满足CCD工作驱动要求。     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

基于CPLD 的时隙交换控制器EDA设计及仿真

本设计借助EDA设计软件“ispEXPERT Ver 7.0 for Lattice”，使用VHDL语言，用一片CPLD大规模集成电路芯片实现了小型程控交换机时隙交换控制电路。     

基于CPLD有理数分频器的设计方法

介绍了一种通用的可预置数的有理数分频器的设计方法。本设计利用VHDL语言实现分频算法的设计,利用键盘、液晶显示、单片机、CPLD实现硬件电路的设计,并用QuartusⅡ进行仿真。