码率自适应原模图LDPC码的设计

无线通信信道的时变性,使得纠错编码必须具备码率自适应的功能。原模图低密度奇偶校验码（low density parity check code,LDPC）可通过删余和扩展实现码率自适应,并能解决传统LDPC码编码复杂度高的难题。将具有原模图结构的AR4JA码（accumulate repeat-4 jaggedaccumulate code）作为母码,提出“逐节点删余”算法,实现AR4JA码率从0.5～0.8的变化,利用矩阵扩展实现码率从0.5～0.25的降低。在加性高斯白噪声信道（additive white Gaussian noise,AWGN）下的仿真结果表明,在BER为10-6数量级处,结合删余和扩展方法构造的码率自适应AR4JA码并未出现错误地板。     

EXIT图分析多进制LDPC码

多进制LDPC码是二进制LDPC码在有限域GF(q=2P)上的扩展,研究表明在相同帧长和码率下,多进制LDPC码相比二进制LDPC码具有更优异的性能.介绍了EXIT图的基本原理,分析了AWGN信道下多进制LDPC码的迭代收敛性,同时确定其门限值,为后续采用EXIT分析设计实际通信系统奠定理论基础.仿真结果表明,在同样的信通情况下,四进制规则的LDPC码的性能要优于二进制规则的LDPC码,同时也验证了EXIT图工具分析研究迭代性问题的优越性.     

基于浅海水声信道的原模图LDPC码的设计与分析

针对浅海水声信道所带来的信号干扰和失真,研究了结构简单、纠错性能优秀、实现复杂度低的原模图(protograph-based low density parity check,PLDPC)码,发现在原模图中引入度为1的变量点以及均匀化基础矩阵行重这2种方法均可以提高PLDPC码在浅海水声信道下的性能,并在此基础上提出了新的PLDPC码设计准则。进而在浅海水声信道下,利用PEXIT(protograph extrinsic information transfer)理论分析方法,对基于不同设计准则的PLDPC码的门限值进行了分析。理论分析及系统仿真结果均表明,在所提出的准则约束下,设计出的PLDPC码在浅海水声信道下的性能优于传统PLDPC码。     

LDPC码的分析和非正则图的设计

给出了正则LDPC码和非正则LDPC码的分析 ,并介绍了非正则LDPC码的设计方法     

一种RS码与LDPC码的交织迭代编译码方案

为了提高通用战术数据链的信道纠错能力,同时降低编译码时延,设计了一种RS码与LDPC码的交织迭代编译码方案。该方案通过RS码与LDPC码的交织编码,有效提高码字相关性;通过RS码硬判决译码和联合迭代软译码相结合,能在保证译码性能前提下降低译码时延。仿真结果表明,该方案在一定译码时延下,明显提高译码性能。     

基于LDPC码约束条件的编码辅助帧同步算法

利用LDPC码的编码约束条件,提出了一种LDPC码辅助的帧同步算法.这种帧同步算法不需要插入任何导频符号,分别通过计算LDPC译码前和译码后校验方程满足的比例,对数据帧的起始位置进行有效捕获和跟踪.仿真结果表明,基于LDPC码约束条件的帧同步捕获算法在较高信噪比下可以获得很好的捕获性能;基于LDPC码辅助的帧同步跟踪算法,其对帧起始位置的跟踪性能明显优于基于LDPC码约束条件和基于导频符号的帧同步算法.      

面向磁记录信道的原模图LDPC码译码器的FPGA设计

针对传统原模图低密度奇偶校验（low density parity check,LDPC）码在译码硬件实现中,由于采用随机扩展方式,导致数据拥塞和布线困难,继而产生译码延时和资源消耗的提高及吞吐量的下降问题,通过2步准循环扩展得到了适于硬件实现的码字结构,设计了一种面向磁记录信道的原模图LDPC码译码器。该译码器信息更新采用基于TDMP（turbo decoding message passing）分层译码的归一化Min-Sum算法使得译码器具有部分并行架构;同时为了降低译码时间及功耗,给出一种低资源消耗的提前终止迭代策略。硬件实现结果表明,该译码器的译码性能十分接近相应的浮点算法,在低资源消耗的前提下,工作频率可达183.9 MHz,吞吐量为63.3 Mbit/s,并可同时适用于多种原模图LDPC码。     

DTMB标准的高速多码率LDPC编码器设计

针对中国数字电视广播地面传输标准(DTMB)中给出的多码率LDPC码生成矩阵的特点,设计了一种串行输入串行输出基于流水线SRAA(Shift Register Adder Accumulator)结构的编码器,并同时适用于3种不同码率的LD-PC码。在Altera公司的EP3SL150型号FPGA平台上,整个设计最高时钟可达341.88MHz,简化了存储器设计结构,完全适合于DTMB标准调制器的开发。     

将IRA码应用于分布式信源编码中

介绍了分布式信源编码的理论基础,说明了不规则重复累积码(IRA码)的编译码原理.重点将IRA码应用于分布式信源编码中进行仿真,与基于LDPC码的分布式信源编码进行比较.得出的仿真结果证明了IRA码与LDPC码有着接近的优异性能,且码长较长时要好于LDPC码;但编码复杂度却由O(k2)变为O(k).因此将IRA码应用于无线视频传感器网络等其他的低功耗场合中将具有更好的前景.     

基于MATLAB/Simulink的LDPC码研究与设计

低密度奇偶校验码是一类性能接近香农限的具有稀疏校验矩阵的线性分组码,译码复杂度较低,结构灵活,是现今信道编码领域的研究热点.通过MATLAB/Simulink对所设计的低密度奇偶校验码在AWGN信道下进行了性能仿真,分析了所设计低密度奇偶校验码的编译码性能、误比特率和误码率.仿真测试结果表明,该低密度奇偶校验码具有较低的译码复杂度和良好的性能,可满足基本的数字通信系统编解码要求.     

基于缩短RS码集合的低密度校验码的编码

提出了基于GF(q)上缩短RS码集合的低密度校验(lowerdensityparitycheck,LDPC)规则码生成方法.该方法能够从结构上避免校验矩阵中环4结构的出现,并且提出了码字矩阵、码字候选矩阵和码元候选矩阵的构造方法;给出了码字矩阵一些性质的构造性证明,这些性质对于消除环4结构至关重要.     

基于迭代填充法的LDPC码设计

提出一种构造低密度奇偶校验码(LDPC码)的新方法-迭代填充法(IF法),在此基础上构造了IF-LDPC码.研究证明了迭代填充法的相关性质,同时给出了一种规则和准规则IF-LDPC码编码器设计算法.IF-LDPC码的码长和码率取值灵活,可实现线性编码,做到O(M)的编码复杂度(M为信息位长度).同时,该码结构易于部分并行译码器实现.仿真结果表明:IF-LDPC码与QC-LDPC码相比,编码增益有0.5～1.1 dB的改善,可达到与Mackay随机码相比拟甚至更优的性能.     

大围长可快速编码QC-LDPC码的构造

准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码是一种应用广泛的编码技术,该技术主体包含校验部分和信息部分。现有的编码技术主要针对校验部分进行研究改进,而缺乏对信息矩阵的构造来提升编码性能,并且信息部分和校验部分相互独立从而降低了编码的性能。针对该问题,提出一种大围长可快速编码的QC-LDPC码构造方法,该方法将最大公约数(greatest common divisor, GCD)算法、行列加减值和掩饰技术引入到校验矩阵得到一种改进型下三角结构的校验矩阵,构造出的QC-LDPC码兼容了大围长和低编码复杂度的双重特性,从而提升编码灵活性。仿真结果显示与GCD算法构造的围长为8的QC LDPC码相比较,提出的快速编码方法在误码率(bit error rate, BER)为10-5时获得0.25 dB的编码增益;与基于渐进边长(progress edge growth,PEG)算法构造的随机码相比较,构造的非规则QC-LDPC码在误码率为10-5时码字性能提高了约0.1 dB。     

低密度校验（LDPC）码的构造及编码

分析了当前编码领域中低密度校验码的2种相对好的编码方法——化奇偶校验矩阵H为相似三角形和基于有限几何的编码方法。同时还分析了低密度校验码的一般及在有限几何域中的构造和特征，最后仿真了3种不同低密度校验码在相同译码方法下的性能。     

采用基于GF（q）的LDPC编码实现带宽有效传输及编码设计

研究了AWGN信道条件下基于有限域GF(q)的非规则低密度奇偶校验编码与q进制结合实现带宽有效传输和编码优化方法。采用了Davey所提出的方法，为寻找基于GF(q)的多进制LDPC“好码”，可以选定校验矩阵的一组行重量参数，在一组关于校验矩阵重量参数的线形的约束条件下最小化一个非线性代价函数。使用该方法，一个比较重要的参数(平均列重量)将无法参加优化，这是因为行重量参数一经选定，平均列重也随之确定，因此不再将行重量参数固定，而是将行重参数的约束纳入优化约束条件，并引入复纯形法来解决所引出的非线性规划问题，从而保证列重量参数也参加优化。     

采用基于GF(q)的LDPC编码实现带宽有效传输及编码设计

研究了AWGN信道条件下基于有限域GF(q)的非规则低密度奇偶校验编码与q进制结合实现带宽有效传输和编码优化方法。采用了Davey所提出的方法,为寻找基于GF(q)的多进制LDPC“好码”,可以选定校验矩阵的一组行重量参数,在一组关于校验矩阵重量参数的线形的约束条件下最小化一个非线性代价函数。使用该方法,一个比较重要的参数(平均列重量)将无法参加优化,这是因为行重量参数一经选定,平均列重也随之确定,因此不再将行重量参数固定,而是将行重参数的约束纳入优化约束条件,并引入复纯形法来解决所引出的非线性规划问题,从而保证列重量参数也参加优化。输     

基于Matlab的LDPC码的研究

LDPC码是一种接近香农限的线性分组码。在研究LDPC码的基本理论的基础上,利用计算机仿真码长、列重和迭代次数影响LDPC码的性能。仿真结果表明:LDPC码长码的误码性能优于短码的误码性能,但当码长达到一定值后,再增加码长,LDPC码的误码率降低的幅度将不大;当码长较小时,增加列重,LDPC码的性能将变差;但当码长足够大时,增加列重,LD-PC码的性能将得到改善。若列重达到一定值时,随着列重增加LDPC码的性能将变差。增加译码迭代次数,LDPC码的性能将得到改善;但当迭代次数足够大时,再增加迭代次数,LDPC码的误码率将不会再降低。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.