场板结构对AlGaN/GaN HFET电场分布的影响

场板结构可以有效抑制横向型HFET器件栅极边缘的电场集边效应,降低尖峰电场峰值,从而大幅提高器件的耐压特性。利用Sentaurus TCAD工具,构建具有场板结构的HFET器件,研究了场板长度和钝化层的厚度对器件沟道电场分布的影响,归纳出场板结构设计的基本规律和一般方法。     

功率肖特基势垒整流二极管科技成果及产业化发展

功率肖特基势垒整流二极管属新型电子元器件,具有高速和大电流低正向压降等特点,将科技成果转化为产业化大规模生产,可满足日益增长的国内外市场需求。     

宽禁带SiC肖特基势垒二极管的研制

采用微电子平面工艺 ,高真空电子束蒸发金属Ni作肖特基接触 ,多层金属Ni、Ti、Ag合金作欧姆接触 ,SiO2 绝缘环隔离减小高压电场集边效应等技术 ,制作出Ni/4H SiC肖特基势垒二极管 (SBD) .该器件在室温下反向击穿电压大于 450V ,对应漏电流为 6× 1 0 -6 A .并对实验结果进行分析模拟 ,理想因子为 1 .73 ,肖特基势垒高度为 1 .2 5V ,实验表明 ,该器件具有较好的正向整流特性和较小的反向漏电流 .     

金属／n型半导体（Au／n—GaN）肖特基势垒的研究

材料Au/nGaN在600度温度淬火后，利用电流－电压测量，XPS谱研究金Au和n型GaN半导体形成的接触势垒，电流－电压测量得到肖特基势垒平均高度和理想因子分别为1．24eV,1.03，理想因子为1．12的势垒最大高度为1．35eV，XPS数据表明：600度温度的淬火导致能带向上弯曲0．35eV，随着金的沉积在同一方向产生进一步的能带弯曲0．25eV，我们的结论可以用Cowley-Sze模型来解释，结合表明，在GaN表面有受主态密度。     

高压4H-SiC肖特基二极管的模拟及研制

结终端技术能提高4 H-SiC肖特基势垒二极管器件的耐压性能.利用仿真软件ISE-TCAD10.0对具有结终端扩展JTE保护的4 H-SiC SBD器件进行了仿真研究,并依据仿真优化好的参数试制了器件.实验测试结果表明,模拟优化结果与实验测试器件的结果一致性较好,实测此器件的反向电压值达2 000 V,接近理想击穿耐压88%,漏电流数值为0.1mA/cm2.     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

超突变结构变容二极管雪崩击穿电压的研究

在改进的超突变结变容二极管掺杂分布模型的基础上，对超突变结构的雪崩击穿电压进行了理论研究并用二分法进行了详细的数值计算，得出了实用的击穿电压和交叉浓度的关系曲线及数据表。本文的推导和计算充分考虑了现行变容管的制作工艺，从而获得了优于Ｋａｎｎｍａ和Ｓｏｕｋｕｐ的掺杂分布模型和计算结果。     

硅半导体放电加工中的肖特基势垒特性研究

金属夹具与半导体接触会形成肖特基势垒,为了研究该势垒对半导体放电加工的影响,利用二极管和电阻模型建立了等效电路.固定端和放电端形成的肖特基势垒,都可等效成二极管,在放电回路中一个处于正向偏置,另一个处于反向偏置.本文通过两端金属进电的方法,研究了肖特基势垒对放电电流的影响,理论研究发现了半导体放电伏安曲线的3个特征量:导通角、击穿点和击穿角,并通过实验方法测量伏安曲线,找到了这3个特征量的关系.击穿角由电路中的电阻决定,与肖特基势垒无关,而导通角和击穿点由肖特基势垒决定,与电阻无关.     

穿通型pn结二极管的击穿电压

提出了一种确定穿通型二极管轻掺杂区一系列参数的方法，在大量数值计算基础上，获得了有效率电离率系数随硅单边穿变结轻掺杂区材料导电类型和电阻率变化的经验公式，把这种解析方法与有效电离率参变量相结合所得结果大电压范围内与数值计算结果符合得相当好。     

肖特基二极管对微波响应的多物理场协同计算

以型号为HSMS 282c的肖特基二极管为例,利用多物理场协同算法对其微波响应特性进行了计算.通过比较器件在有或无封装时对特定频率的响应情况,发现封装可使器件的耗散功率增加87%.本文还对比了肖特基二极管在不同频率微波激励下的平均耗散功率,发现器件的耗散功率在 35 GHz附近存在峰值.当二极管的工作频率高于32 GHz时,耗散功率会随环境温度的增加而增加.研究结果对于半导体器件的微波效应研究具有重要的参考价值.     

单区JTE终端结构4H-SiC PIN雪崩二极管击穿特性研究

作为第三代宽禁带半导体材料的碳化硅（SiC）具有高临界电场、高热导率等特性,以此材料制作成的PIN功率二极管器件可以满足高速轨道交通、航空航天等领域的高压、高温、抗辐射等要求。目前传统的4H-SiC PIN雪崩二极管容易受到电场集边效应的影响,从而导致器件的提前击穿。为了降低这种效应,利用Sentaurus TCAD软件设计一种具有单区结终端扩展结构（junction termination extension,JTE）的4H-SiC PIN雪崩二极管,在此基础上重点分析了JTE层的横向长度与掺杂浓度水平对二极管击穿特性的影响。仿真结果表明：从单区JTE终端结构4H-SiC PIN二极管研究中得到的最大外击穿电压约为1 670 V,为理论击穿电压的87%;相较于传统器件所具有的267.5 V的击穿电压,单区JTE二极管的耐压性更好,可靠性更高。     

FP—JTE终端扩展区注入剂量对击穿电压的影响

提出了一种无须进行电离积分的用于高压结终端模拟的边界元素法,分析了下ＦＰ－ＪＴＥ终端结构中扩展区注入剂量对击穿电压的影响,结果表明击穿电压与注入剂量呈线性关系,场板可减弱击穿电压注入剂量的第三性。     

基于传输线CMOS肖特基二极管W波段混频器

采用130 nm CMOS工艺,设计一种工作频率在94 GHz的高频无源混频器.该混频器为单平衡式结构,主要采用具有良好高频特性的肖特基势垒二极管与互补型传导传输线(CCS-TL)来实现.电路主要分为三部分:环形波导耦合器(Rat-race coupler),反向并联二极管对,低通滤波器.输入本振信号频率94 GHz,射频信号频率94.1 GHz,输出中频信号频率100 MHz.在电路直流偏置电压为0.5 V,本振信号PLO=0 dBm时,混频器的变频损耗为17 dB,P_(LO)=10 dBm,变频损耗为14.6 dB.经测试LO端口与RF端口的回波损耗分别为-13.4 dB,-16.7 dB,LO与RF的隔离度为26.2 dB.     

加场极板LDMOS的击穿电压的分析

在LDMOS中加入电场控制极板是一种有效的提高其击穿电压的方法,本文分析了PDP选址驱动芯片的LDMOS场极板对其漏击穿电压的影响,指出了场极板的分压作用和场极板边缘效应对击穿电压的影响,给出击穿电压的计算公式,计算结果与实验能够吻合,说明了给出的公式是正确的。     

氮化镓基共振隧穿二极管中极化效应的研究

目的 理论分析极化效应对用于太赫兹波段的氮化镓(GaN)基共振隧穿二极管(RTD)器件特性的影响。方法 通过半导体工艺以及器件模拟工具对GaN基RTD器件进行建模,在此模型的基础上对器件展开详尽的理论分析,从微观机理上揭示极化效应对器件输出特性的影响。结果 提取的存在极化效应的RTD器件的输出特性曲线显示出明显的非反对称性。结论 极化效应是影响器件输出特性的关键因素之一,因此器件性能的提升必须以弱化极化效应为目标。     

Ku波段肖特基二极管功率检波器的设计与制作

对作为功率探针的低势垒肖特基二板管检波器进行了微波特性分析,给出了大信号、小信号情况下的检波特性。并利用高频电磁场仿真软件对检波滤波器进行了仿真分析,得到了该器件的S参数,给出实际测试结果。设计中使用混合集成工艺将整个系统包括耦合结构、检波滤波电路置于矩形腔体内,实现了部件的小型化、重轻化。     

利用PN结的C—V特性来测其击穿电压

提出了一种通过测量ＰＮ结的势垒电容的Ｃ－Ｖ特性来测量ＰＮ结的击穿电压ＶＢ的方法，与传统的方法相比它有更精细的击穿特性曲线；同时也为Ｃ－Ｖ仪开发了一种新的应用。     

短漂移区肖特基-p-i-n混合整流二极管(MPS)的电学特性研究

肖特基-p-i-n整流二极管(MPS)的作用机制比较复杂.采用数值模拟的方法研究MPS的工作机制,清晰地给出了肖特基势垒、p-n结势垒以及两种势垒共同作用下器件内部电势、载流子浓度分布和电压-电流特性.结果表明:在MPS阳极区(p 区)注入空穴的作用和肖特基势垒与p-n结势垒双重作用下,器件的电势将主要降低在肖特基结上;形成的电导调制区在饱和时变化很小,整个器件内电阻为准常数.     

VDMOSFET终端场板的设计考虑

对最基本的场板结构,通过理论推导,深入讨论了场板下氧化层厚度与击穿电压、氧化层玷污所带正电荷电量之间的关系;又给出了场板长度值与击穿电压和P*区结深之间的关系,为VDMOSFET的结构设计和工艺实施提供了理论的依据。