基于九天EDA系统的集成电路版图设计

文章介绍了基于中国华大九天EDA系统平台的集成电路版图设计流程，并给出了集成电路版图布局、单元配置和布线的一些原则。实践证明九天EDA系统是教学、科研和商业用芯片理想的版图设计工具。     

双极型集成电路的版图设计工艺

随着信息科技的发展,双极型集成电路得到广泛应用,双极型集成电路的版图设计工艺成了改进集成电路性能的一个指标.可从版图设计原则、整体版图设计、元件版图设计、布局布线几个方面对双极型集成电路版图设计工艺进行研究.     

基于华大EDA软件的实验教学研究

介绍了华大EDA软件的特点和功能以及华大EDA实验室网络系统的结构设计，利用该软件开设了集成电路版图设计等实验项目，使学生通过实验能掌握基本的集成电路版图设计方法，巩固相关的理论知识，增强其实践能力。     

采用标准单元的集成电路自动布图设计系统

采用标准单元方法的集成电路设计系统是一个用于专用集成电路（ＡＳＩＣ）设计的自动布图系统。本系统建有 ３ｕｍ硅栅 ＣＭＯＳ标准单元库，设计人员只要输入被设计电 路的逻辑图（或逻辑网单文件），或逻辑模拟的输入文件，该系统就自动调用所需的单元和压煤块，进行自动布局和自动布线，最后得到电路的掩膜版图。设计实例表明，该系统使半定制电路的设计过程加快，但仍保持较高的芯片密度。     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法,介绍了设计数字集成电路版图布局布线的几点体会。     

基于Java语言的IC版图数据自动测评系统的实现

文章阐述了集成电路版图培训系统的一种构成方法,并逐一对drcpr.sum和lvspr.lvs两个数据文件进行分析,找到适合版图数据自动化测评的方法;整个过程通过JAVA语言来实现。该系统可以用于集成电路版图培训。     

标准单元库版图缩放设计与实现

针对集成电路设计中IP硬核的复用设计了一套版图缩放流程。通过算法设计比例,编程自动识别、修改版图数据以及修正处理等一整套方法,使得版图数据可以灵活高效的缩小,复用到新工艺上。实验结果显示,该设计方法特别适用于标准单元库,有利于提高设计效率。     

用于IC版图运算的O(N)排序算法

扫描线算法是集成电路版图运算的主流算法,排序在其中占有相当大的工作量．针对集成电路版图的特点,提出一种线性的排序算法,其时间复杂度为Ｏ（Ｎ）,比通常的快速排序算法时间复杂度（Ｏ（ＮｌｏｇＮ）低,适用于基于扫描线算法的集成电路版图运算．对于层次式设计的版图,该算法更具优越性     

基于CMOS工艺的中小规模数字集成电路设计浅析

CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是，为了减少版图面积，节约成本，中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法，介绍了设计数字集成电路版图布局布线的几点体会。     

模数混合信号集成电路自动设计技术研究

为解决模数混合信号集成电路设计中的瓶颈问题,首先回顾了模数混合电路自动设计技术的发展现状,探讨了模数混合集成电路的设计思路和模拟集成电路的自动设计流程,最后重点研究了模拟电路自动设计中模拟版图的优化策略。     

SoC功率管理及其在TD-SCDMA终端基带芯片设计中的应用

介绍了在SoC设计中应用到的功率管理技术。探讨了在电压岛设计中涉及到的几个难点重点问题。结合TD-SCDMA终端基带芯片设计,分析了在电压岛设计各个步骤与普通设计相比需要的改进。在EDA工具的帮助下,该芯片有效地降低了功耗,同时附带减小面积,这为SoC低功耗提供有益的参考。     

基于QuartusII的布局布线

本文介绍利用在美国Altera公司的EDA(电子设计自动化)软件Quartusll平台下设计FPGA的过程中的布局布线过程及原理,及如何对设计进行板级修改。     

基于EDA技术的跳舞机的设计

随着计算机应用的普及以及计算机技术的智能化和集成电路（IC）技术的发展,电子设计自动化（EDA）逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。基于EDA技术的跳舞机系统的设计是通过模拟跳舞游戏机的基本游戏规则,以可编程逻辑器件（FPGA）为核心,应用VHDL语言来设计实现的,并进行仿真测试,结果显示该设计符合设计要求,证实该设计方案切实可行。     

用PLD芯片和AHDL语言进行交通灯控制器设计

交通信号灯控制器是数字电路的经典问题 ,通常的设计方法基于中、小规模集成电路进行 ,电路元件多、接线复杂、故障率高。大规模集成电路的发展、EDA技术的出现 ,使数字电路的设计进入了一个崭新阶段。PL D芯片属于大规模集成电路 ,其种类很多 ,内部结构也不同 ,但共同的特点是体积小、使用方便。文章介绍了用 A HDL 语言设计交通灯控制器的方法 ,并在 MAXPL U S2系统对 PL D芯片进行下载 ,由于生成的是集成化的数字电路 ,没有传统设计中的接线问题 ,所以故障率低、可靠性高 ,而且体积非常小。说明了 EDA技术在数字电路设计中的优越性     

SoC技术及其形成基础

SoC是利用EDA和HDL以及IP核，设计出性能价格比很高的片上系统。SoC技术是一最新设计方法的形成是许多电子技术发展的杰出成果。这些技术包括IC工艺、IP优化及EDA设计等。本文对SoC技术及其相关的技术作讨论。     

基于FPGA的宏电路模块生成器

在简要介绍现代IC设计自动化方法的基础上,提出一个小型的适用于FPGA设计的辅助工具——自动宏生成器 该工具能够根据用户的需要快速生成一系列特定于某—FPGA结构的宏,而这些宏能够直接被用作为大型数字电路中的一部分,从而简化设计的难度并提高设计的速度、本文还将论及面向对象技术在EDA(Electronic Design Automation)工具开发中的应用.     

全定制集成电路设计实践教学研究

全定制集成电路设计实践教学是实现微电子专业精英人才培养的重要实践环节之一。为了在有限的教学时间内使大多数学生不但能够熟练掌握集成电路设计EDA软件工具的运用,并且激发学生的学习兴趣和培养创造性思维能力,教师在基础类实践、分析纠错类实践、综合设计类实践三大环节中采用了多种教学方法来实现不同阶段的教学目的,为增强学生自信心和发挥主观能动性创造了良好的教学环境。     

一种基于网格的芯片布局密度控制方法

物理设计中,布局密度过高导致的拥塞是一直不可避免的问题.本文提出了一种基于网格划分的密度控制方法来改善EDA工具在自动优化拥塞方面的局限性,以Synopsys公司的后端工具IC Compiler为主要实验工具,通过将目标模块划分成网格(grid)的形式,分析每个网格内的布局密度信息,对可能出现拥塞的区域通过算法进行控制,以达到减少并解决布局拥塞的目的.实际工程试验表明,该方法可以有效地解决模块中由于布局密度过高引起的拥塞问题,同时改善了设计时序,具有较高的工程价值和实用性.     

EDA综合实验的设计

EDA技术的发展,大大缩短了电子系统开发的周期,且已成为开发技术的主流.例举实例讨论了EDA综合实验开发,并给出实现代码,为培养学生掌握EDA技术的设计方法和微机控制技术在EDA设计中的应用提供帮助.