嵌入式图像采集系统的硬件设计

结合足球机器人视觉系统介绍了实现嵌入式图像采集与处理系统的一些方法，设计了基于FPGA／CPLD和DSP的嵌入式图像采集与处理系统，包括CCD摄像头、SAA7111A、AL422B、EPM7128及TMS320VC5402，对系统各个组成模块间的时序电路逻辑进行了较详细的分析和方案设计．     

多线程处理器发展浅析

本文着重于多线程处理器的发展前景,结合其硬件特点从物理核心作为分析入口,通过当今多核心处理器产品实例的优缺点来阐明超线程技术的发展趋势。     

嵌入式数据库在基于多核处理器的视频监控中的应用

在嵌入式双核处理器(ARM DSP)平台之上,提出基于嵌入式数据库的网络视频监控系统架构.通过移植嵌入式数据库FUEL在TMS320DM6446音视频开发平台,利用其在多线程环境下对共享数据的管理,实现了多核处理器平台的音视频编解码对数据访问的一致性;并基于FUEL实现了嵌入式视频监控系统,使得系统在嵌入式多核处理器架构上更好地管理多线程应用程序之间共享的数据,进而可靠、高效地进行音视频的网络传输.     

一种可编程安全处理器体系结构的研究与实现

提出了一种可编程安全处理器PSP(Programm ab le Security Processor)的体系结构,该体系结构由SPARC V8处理器内核、AHB片上总线及密码算法模块等部分构成,密码算法模块通过AHB总线与处理器内核进行高速交互.FPGA原型实现表明,该安全处理器能通过SPARC指令编程进行灵活控制,密码算法模块可以按需配置,能够满足嵌入式计算中对安全性和灵活性的需要.     

基于DSP的嵌入式足球机器人视觉系统硬件设计

视觉子系统是足球机器人比赛获取比赛场地信息的惟一通道，视觉系统快速准确地获得场上信息，是整个比赛的关键．设计了基于DSP的嵌入式足球机器人视觉系统的硬件，包括CCD摄像头、SAA7111、AL422B、TMS320VC5416及AT89C52，并详细分析了系统的时序关系．     

浅谈嵌入式处理器及其发展趋势

嵌入式系统作为计算机应用的一个重要领域,已经深入到社会生活的各个方面。作为嵌入式系统的核心,嵌入式处理器的重要性毋庸置疑。文章介绍了嵌入式处理器的分类,以及常见嵌入式处理器的体系结构,并对嵌入式处理器的发展趋势进行了讨论。     

嵌入式处理器调度策略分析

本文描述了嵌入式系统中处理器调度策略,分析了进程运行中所遇到的问题,提出了有效的方法以提高系统性能。     

嵌入式图像采集系统中的硬件实现研究

文章设计了独立于PC机平台的视频图像采集、处理系统,是数字视频理论与图像处理理论与嵌入式技术的综合运用,并分析了视频信号采集系统的硬件设计和硬件调试。     

基于NP的Dijkstra算法硬件多线程实现与性能分析

Dijkstra算法是链路状态路由协议使用的主要算法.随着Intenet中加入的路由器数目的不断增加,该算法运行的时间花费越来越大,影响了路由协议的性能,成为链路状态路由协议的一个瓶颈问题.本文将从这一瓶颈问题出发,采用Intel公司的网络处理器IXP2400为硬件平台,设计Dijkstra算法的硬件多线程实现,从而提高处理器利用率,缓解瓶颈.最后给出一种性能分析和优化的计算方法.通过计算可以看到,在节点比较密集的星形网络拓扑结构中,多线程实现可提高两倍的性能.     

使用嵌入式处理器的水声调制解调器控制系统设计方法与研究

提出了一种使用带有嵌入式处理器的FPGA实现水声调制解调器控制系统的方法,根据声波通信的数据特点选择适合的通信总线搭建系统结构,设计出合理的软硬件协同工作流程和中断控制信号。通过在Xilinx VirtexIVFPGA的嵌入式MicroBlaze软处理器上实现并通过软硬件协同验证,表明所设计的控制系统能够准确控制整个数字信号处理过程,实时监控电路工作情况,性能稳定可靠。     

基于FPGA的嵌入式PLC微处理器设计

目前利用FPGA设计高性能的嵌入式处理器已经成为SOC设计的重要部分,对一种基于FPGA芯片的嵌入式PLC处理器进行了研究和设计,并采用了基于VHDL语言的自顶向下的模块化设计方法,顶层设计使用原理图输入.最后用QuartusⅡ进行仿真,给出了主要仿真结果.实验表明,该处理器能准确且快速的响应嵌入式PLC的逻辑指令,且较传统的PLC处理器更灵活,集成度更高.     

一种雷达信号侦察处理器的设计与实现

研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作.     

Ethernet PON系统核心MAC控制器的设计与实现

提出了一种EPON系统核心MAC控制器的设计方案，融合FPGA技术与嵌入式系统实现了EPON的点对多点MAC接入功能．帧校验、加密、分类及仲裁等控制部分用FPGA完成，涉及复杂算法的注册与动态带宽分配利用嵌入式Linux平台实现．对MAC控制器设计中的关键技术点进行了全面阐述，提出了一种基于滑动窗机制的动态带宽分配方案以改善网络QOS性能．系统仿真结果表明，该设计方案可以采用低成本的FPGA来实现，为开发MAC控制器专用芯片提供了实用参考．     

一种动态可配置二维CFAR处理器的设计与实现

为实现多场景下二维恒虚警(CFAR)算法的硬件加速,提出了一种基于FPGA平台的动态可配置二维CFAR处理器实现结构.该处理器实现了单元平均(CA)、最大选择(GO)、最小选择(SO)及有序统计(OS)4种二维矩形窗检测器的流水运算.通过参数的控制,该处理器支持参考窗尺寸、保护窗尺寸及检测器类型等可配置.对于256×512点二维检测数据,该处理器各检测器的运算时间均小于3 ms,检测门限相对误差不超过0.1%.验证结果表明该处理器能较好地完成雷达二维检测数据的恒虚警检测工作.     

专用FFT实时信号处理器的硬件实现研究

在选择并具体分析 FFT基 4—DIT算法流程结构基础上 ,利用现场可编程门阵列( FPGA)设计开发了实时 FFT信号处理器。全部设计方案采用 VHDL描述 ,并在 Xilinx公司的大规模可编程逻辑器件 XC40 85 VL上实现。运行速度达到实时要求。     

基于SOPC的嵌入式Web服务器系统设计与实现

 以Xilinx公司的现场可编程门阵列(FPGA)作为硬件平台,借助其EDK开发工具,搭建Web服务器运行系统.基于HTTP协议,采用TCP/IP套接字编程技术,实现个人计算机与目标板的网络通信,该系统应用在高速图像采集系统中,经过设备的网口远程访问嵌入式Web服务器,通过输入控制命令,以及将系统相应的图像数据显示在上位机的Web监控页面上,实现监控远端现场图像数据和设备工作状态.本文对系统功能,系统的硬件设计、软件设计,以及Xilkernel操作系统、LwIP协议栈、XilMFS文件系统,Socket网络编程等进行了介绍.经过试验测试在主机端实现浏览存储在嵌入式Web服务器中的静态页面;同时根据浏览器中输入参数,控制指示灯的熄灭;并浏览存储在SDRAM中的图像数据,设计达到预期的效果.     

40基于NiosⅡ的双核处理器的设计与实现

NiosⅡ是Altera公司开发的嵌入式软核处理器，本文介绍了Altera NiosⅡ处理器及基于NiosⅡ的多核处理器的工作原理，应用SOPC Builder工具建立双核处理器系统，以及使用NiosⅡ IDE为系统中每个处理器建立和调试软件工程。     

一个嵌入式实时操作系统开发平台的实现

对系统进行裁剪,以适应嵌入式实时系统的要求,通过分析Mach的核心初始化过程,了解Mach的系统管理模型,揭示Mach3.0内部管理机制和策略。通过对系统进行裁剪,形成了一个可用的嵌入式实时系统裁剪平台。这种平台的设计方法既简单,又灵活,且便于移植。     

高速浮点FFT处理器的FPGA实现

介绍了一种基于FPGA的1024点自定义24位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。采用流水的方式提高了系统的处理速度,使计算与存储器读/写等操作协调一致;浮点算法使得系统具有较高的处理精度。该设计方法可以广泛应用于高速数字信号处理领域。     

基于PowerPC双核处理器嵌入式系统U-Boot移植

借助于ELDK开发工具,针对我们自己开发的基于PowerPC双核处理器MPC8641D的ATCA架构信号处理与存储硬件平台,进行了U-Boot移植.介绍了U-Boot的启动过程,着重阐述了U-Boot移植方法和步骤,并对交叉开发环境建立和启动过程中双核的处理进行了简要的说明.