一种基于功能复用的容错扫描链电路结构

由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。     

一种考虑防护措施的缓存可靠性评估方法

为了提高缓存单元的可靠性,在软错误防护代价和缓存可靠性之间进行均衡,提出一种基于马尔科夫链的缓存可靠性模型.首先,改进了现有缓存架构脆弱性因子AVF和生命周期分析方法;然后,将单粒子时空单比特和多比特翻转的非等概率特性进行综合分析,在缓存可靠性设计中加入诸如奇偶校验、单位纠错双位检错和交错布局等防护措施;最后,基于单粒子翻转时空累积效应和检错纠错防护策略,使用SPEC2000标准测试程序在Sim-Alpha仿真处理器上对该评估方法进行实验验证.结果表明:所提方法可较好地预测特定应用程序下的缓存可靠性;相比于传统的基于蒙特卡洛错误注入的方法,该方法时间开销更小,应用针对性更强.     

基于立方体纳卫星的软件错误检测与纠正设计

针对目前立方体纳卫星系统设计可靠性低,卫星上数据较容易受到太空单粒子效应影响发生错误导致卫星软件出现故障,该文提出在立方体纳卫星存储器中应用错误检测与纠正(Error detection and correction,EDAC)容错技术方法。该方法基于u COS实时操作系统,通过软件实现EDAC对存储器数据检错纠错,建立周期性检测任务,提高存储器数据的可靠性。通过仿真分析了错误检测与纠正方法对存储器数据的可靠性影响,通过故障注入实验证明,该方法能够完成数据的可靠性存储,满足预期的设计指标。该方法可以在立方体纳卫星系统的存储器可靠性设计中应用。     

非对称量子乘积-张量积码

针对绝大多数量子信道模型中发生量子比特翻转错误概率远小于发生量子相位翻转错误概率这一非对称的物理现象,基于经典乘积码与张量积码构造了非对称量子乘积-张量积码.利用经典乘积码来纠正量子比特翻转错误,利用经典张量积码来纠正量子相位翻转错误.当2个组成子码皆满足对偶包含条件时,经典乘积码与张量积码满足对偶包含条件.基于3类满足对偶包含条件的经典纠错码,构造了具有新的参数非对称量子纠错码.结果表明,该类非对称量子乘积-张量积码具有显著的非对称性.通过与已存在的非对称量子纠错码对比可以发现,所构造的部分非对称量子乘积-张量积码的参数优于其他已知的非对称量子纠错码.     

一种帧同步码检测方案及实现

提出一种数字传输系统中帧同步码的检测方案,利用容错技术和非容错技术相结合来实现帧同步码检测.提高了帧同步码的检测速度和可靠性.给出用CPLD(复杂可编程逻辑器件)实现此方案的方法.     

基于Markov链的容错系统可靠性评估

计算机可靠性是衡量计算机系统性能的一项重要指标,评估计算机系统的可靠性在系统的设计和实践阶段有着十分重要的意义。针对较为常见的双机冗余容错系统,该文给出了一种基于Markov模型的评估容错系统可靠性的方法,该方法通过故障注入来加速系统失效、模拟容错系统运行时的事件、对系统运行状态进行划分,使用Markov链对系统状态进行建模来评估容错系统的可靠性。实验测试结果表明:该方法能有效地对容错系统可靠性进行评估。     

大数据存储中的容错关键技术综述

不断增长的海量数据需要被可靠存储,而分布式存储系统庞大的节点规模和数据规模,大大提升了发生节点失效的概率,容错技术成为大数据存储中不可忽视的关键技术.文中介绍了数据容错的两种基本策略：复制和纠删码,并分别总结了将这两种容错策略具体应用于大数据存储时所面对的问题和相关解决技术,如与基于复制的容错技术相关的副本系数设置、副本放置策略、副本一致性策略、副本修复策略和纠删码领域的再生码技术等.     

基于Microblaze的组合电路在片进化设计

虚拟可重构(VRC)电路的配置耗时问题一直是数字型演化硬件研究中的难点。为此,本文对组合电路的演化模型做了改进,提出了专门针对组合电路演化的虚拟可重构并行配置平台。讨论了在此平台上演化组合电路的方法,并在Xilinx Virtex-5(XC5VLX110T)开发板上成功实现了2×2乘法器。基于并行配置的方法,显著提高了演化速度。为了确保演化单元对外部电路不影响,提出了基于Microblaze核的内程序模拟进化和对VRC单元高速实时配置进化方法,并对此进行了详细的讨论。     

纳米电路交叉冗余容错技术研究

提出了一种针对纳米电路的数字电路容错设计新方法.该方法基于交叉冗余原理,利用两种二进制错误的不对称性,采用模块化方法对纳米电路进行容错设计.以阵列乘法器为例,采用新方法对电路进行设计和仿真,并结合实验结果与传统的可重构和三模冗余容错方法进行比较.交叉冗余方法无需检测模块及表决器,不会增加系统延时,并且在资源消耗方面远低于传统方法,对纳米电路尤其适用.     

分布式内存数据库系统的容错管理

在大数据背景下,分布式系统被企业广泛部署和应用,随着分布式系统节点规模的扩大,系统故障的概率也将随之增加,在分布式系统中引入容错机制,对提升分布式系统可用性、可靠性、可恢复性至关重要.CLAIMS系统是面向金融领域的对实时数据进行实时分析的内存数据库系统——在数据不断注入系统时,提供近实时的查询、分析任务.本文主要探讨CLAIMS系统中容错机制.依据租约机制,实现系统中异常节点的快速发现及标记(即Fail-fast).在标记异常节点之后,实现对受影响分析任务的重启(即Fail-over);对异常节点全局内存状态的恢复(即Fail-back).实验结果表明,本文所提算法能够较好地实现CLAIMS系统的容错特性.     

基于检验点的移动云资源调度策略研究

移动云以按需付费的方式交付给用户,其服务可靠性成为了用户最为关心的性能指标之一。容错资源调度策略常用于云平台中提供服务的可靠性,其中检验点技术是云平台中容错资源调度的一种主要手段。对Web云中检验点技术的原理进行了深入分析,重点讨论了基于检验点策略的容错资源调度方法,分别对预设故障概率服从泊松分布的固定间隔周期检验点容错策略及无预设故障概率的动态间隔周期检验点容错策略进行了深入的分析,比较了不同检验点技术的特点和问题。结合移动云的工作特点,提出了移动云环境下检验点技术未来的研究点。     

面向复杂电磁环境的容错电路系统设计技术

为解决复杂电磁环境中冗余容错电路系统容错形式单一、容错能力有限、冗余单元利用不充分和可靠性低等问题,提出了一种新颖的交互式-协同故障容错(ICFT)技术。根据整个电路系统预期输出信号,利用硬件本身冗余无故障单元替换故障单元。结合硬件演化(EHW)和补偿平衡技术(RBT),当冗余无故障单元不足时,采用被动式ICFT技术对既有故障实现容错。当采用被动式ICFT技术失败时,采用主动式ICFT技术,通过注入故障并重新分配子电路功能实现容错。仿真结果表明:与常规冗余容错(CRFT)和硬件演化(EHW)相结合的技术CRFT-EHW相比,采用ICFT技术能够容忍的工作电路最大故障单元累积量为41个,远大于采用CRFT-EHW技术时的16个。     

差错控制编码中交错码的研究

本文对交错码的工作原理及有关定理进行了简明阐述。介绍了我们研制的交错码的编译码器电路及实验结果。在实践中找到简化求交错码生成矩阵的方法,在交错度很大时优越性更为突出。本文对交错码的纠错能力进行了探讨,得出了交错码纠突发错误能力随交错度增加而成此例增大,纠随机错误能力视不同情况有所区别。通过交错技术的应用,将寻求长而有效的纠突发错误的码简化为求最佳的短码,从而大大简化了构造长码的手续和步骤。实践证明,交错码的编译码器设备简单,易于硬件实现。 综上所述,交错码是一种既能抗随机错误又能抗突发错误的组合信道编码,为遥控指令码,具有明显的优点。     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

时钟错误注入攻击检测电路的设计

在研究时钟错误注入攻击的本质的基础上,对关键路径复制检测电路进行了改进,提出了一种可以在不同平台上广泛实现的时钟错误注入攻击检测电路,该电路通过检测传输路径上的延迟来对系统错误注入攻击进行检测;该电路通过复制工作路径,增加冗余逻辑,能够有效地检测被复制路径的攻击,并且便于ASIC和FPGA实现.设计者能够根据实际情况设计检测敏感程度,使检测电路具有较强的适应性.多次超频检测实验结果表明:所提出的检测电路灵活性强,能有效检测时钟错误注入攻击.     

RS码在汉信码中的纠错性能分析及仿真

对汉信码所采用的RS纠错码的纠错方法进行研究,探讨了如何采用MATLAB工具实现汉信码中RS码的编码和译码,并对其纠正随机错误和突发错误的性能进行了仿真,得到不同的误码率-信噪比曲线,这些曲线反映了RS码纠错能力与码长及校验位长度的关系.研究结果为汉信码的工程实现和评估汉信码传输可靠性提供了理论依据.     

一种基于EAI模型的软件安全测试方法

研究了一种用于测试软件安全的基于EAI(Environment Application Interaction Model)模型的软件错误注入测试方法,提出了用包裹函数实现软件错误注入的安全测试方法及实现方法.对四个应用软件进行了实际测试,实验结果表明,该方法是有效的.     

数字信号源的一种长序列数据码产生技术研究

本文就一种数据块的无缝跳转技术做了深入的分析和讨论,并据此提出了一种使用小容量存储器产生长序列数据码的电路实现方法,并且最后给出了实验结果.     

容错计算机系统的可靠性建模和分布式仿真

对容错计算机系统的可靠性进行评估是一项重要而困难的工作.为容错计算机系统的各个组成部件建立了部件级故障模型,并以此为基础建立了整个客错计算机系统的可靠性测评模型.基于所建立模型,我们提出了分布式仿真的思想,它把系统的各个部件仿真为网络上的一个站点,并增设一台服务器来对整个系统的可靠性性能进行统计和分析.仿真结果验证了建立模型的正确性和方法的有效性.     

基于自适应冗余数量和参数估计的容错编码

针对视频流在通过易错信道传输时丢包和延时导致的降低接收端的视频质量问题,为了提升视频流的容错性能,提出了一种快速容错编码策略,对每个主要帧自适应地编码多个冗余帧,并且进一步提出了快速多冗余帧数量计算的方法.利用实验数据得到失真和码流消耗的函数,使用编码参数来快速估计率失真代价值,进而根据失真模型对具有不同冗余帧计数的冗余帧的编码参数进行限制.由于序列相邻帧的特征具有相似性,因此使用临近帧的编码参数及失真和码流消耗对统计模型进行更新.最终通过利用失真和码流消耗的统计模型,分析冗余帧数量对总体端对端率失真代价的影响,以此选择优化的冗余帧数目和编码参数.实验结果表明:该算法与自适应调整编码参数的冗余帧编码的算法相比,峰值信噪比平均提高约1dB,具有更好的端对端视频传输质量.