基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

用VHDL自顶向下设计数字密码锁

VHDL非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD和FPGA的应用设计中, 若采用以往的布尔方程或门级描述方式, 很难快速有效地完成。VHDL能提供高级语言结构, 方便地描述大型电路, 快速地完成设计。它支持设计单元库的创建, 以存储设计中重复使用的元件。它是一种标准语言, 它的设计描述可被不同的工具所支持, 可用不同器件来实现。文中以数字密码锁的设计为实例, 从方案的确定, 各阶层的划分, VHDL的应用, 介绍了VHDL自顶向下的设计方法。     

基于VHDL和FPGA的自适应数字频率计的研究与设计

基于测频原理及FPGA的设计思想,论述了利用VHDL硬件描述语言设计自适应数字频率计的新方法.此设计自顶而下,采用模块化单元构建系统.通过软件智能设计,突破了以往改变闸门时间的方法,使自动换档的实现更加简单可靠.在具体实现上,使用开发工具ISE6.1进行软件开发,Modelsim进行仿真,并将程序下载到作为自适应数字频率计核心电路的FPGA芯片中.与传统方法比,具有外围电路简单,设计周期短,易于修改等优点.     

基于VHDL语言的数字系统的设计

本文介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真波形图。     

基于FPGA的QPSK数字调制系统设计

随着电子技术的不断发展与进步,基于EDA技术的芯片设计正在成为电子系统设计的主流。本文基于FPGA芯片,利用EDA技术,针对QPSK数字调制系统相关的功能部分进行了研究和设计。仿真波形表明整个系统达到了设计要求。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

基于VHDL的数字电压表设计及实现

通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

基于VHDL的闹钟控制系统

VHDL语言具有与具体硬件无关和设计平台无关的特性。本文的闹钟设计与制作是基于VHDL语言,并对系统硬件设计和软件实现进行了详细的描述。     

基于VHDL的全数字锁相环的设计

叙述了全数字锁相环的工作原理,提出了应用VHDL技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD予以实现,给出了系统主要模块的设计过程和仿真结果。     

基于VHDL的数字倍频器设计

介绍了数字倍频电路的工作原理,分析了倍频器产生误差的原因,然后给出用VHDL语言来实现数字倍频器的方法,并用Max+plusⅡ通过仿真进行了验证.     

基于VHDL技术的数字电路实验教学研究

介绍VHDL技术的发展过程，比较了传统实验与基于VHDL技术的数字电路实验的优缺点，给出了VHDL技术在实验教学中的应用方法。     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。     

基于VHDL的数字系统设计和优化

基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点,同时也是EDA技术的重要组成部分。通过设计实例,比较详尽地介绍了利用VHDL语言进行数字电路系统设计的流程结构和技术特征,并对设计的优化进行深入的研究和讨论。     

用VHDL语言实现的基于FPGA的交换机设计

以cyclone FPGA器件为核心,设计数据交换机。文中结合交换机的设计。详细描述了cyclone器件中LVDS接口、锁相环PLL、片内M4KRAM模块、芯片配置的应用方法和技巧,给出了软件设计的思想,并研制了数据下栽线。经实际测试和运行,交换机的各项性能指标达到原设计要求,并具有高可靠性和高性价比。     

用VHDL语言实现的基于FPGA的交换机设计

以cyclone FPGA器件为核心,设计数据交换机.文中结合交换机的设计,详细描述了 cyclone器件中 LVDS接口、锁相环 PLL、片内 M4K RAM模块、芯片配置的应用方法和技巧,给出了软件设计的思想,并研制了数据下载线.经实际测试和运行,交换机的各项性能指标达到原设计要求,并具有高可靠性和高性价比.     

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置，使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效，编程灵活、容易升级的特点。系统程序采用Ahera公司的MAX plusⅡ软件设计，下载至FLEX10K系列芯片。