基于FPGA的FIR滤波器设计

在讨论一般FIR数字滤波器设计存在问题的基础上,介绍了现代一种新的DSP设计工具DSP Builder,给出了基于FPGA的FIR数字滤波器的实现流程,并以一个32阶的低通FIR数字滤波器为例,采用DSP Builder建立了实现模型,最后,给出了仿真波形、硬件验证方法和实际测量结果。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

通用型FIR滤波器的实现

阐述了数字滤波器的几种分类，递归型数字滤波器的总的设计方法，对阶数较大的滤波器的硬件资源进行了优化，在FIR滤波器抽头系数产生原理的基础上，提出了一种通用型的FIR滤波器的设计算法。     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

基于时分复用乘法器的FIR数字滤波器的设计

数字滤波器有软件和硬件实现两种方法，主要讨论了时分复用乘法器的硬件方式，基于CPLD实现数字滤波器，并以一个17阶的FIR低通数字滤波器为例说明了该数字滤波器的实现及仿真过程。     

用CPLD实现的FIR滤波器

介绍一种在系统可编程逻辑器件（CPLD）设计FIR滤波器的方案,该方案采用Lattice公司ispLSI CPLD芯片,并利用窗函数法实现线性FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性,设计一个十阶低FIR滤波器,并通过软件程序进行仿真验证和硬件实测,结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求。     

宽带数字滤波器的频率取样结构

有限长脉冲响应(FIR)数字滤波器可以使用频率取样结构来实现,但是,现有文献中讨论的频率取样结构只是对于窄带滤波器才比较有效,本文提出一种新的频率取样结构,这种结构能有效地用于宽带数字滤波器。一 引言设有限长脉冲响应(FIR)数字滤波器的脉冲响应序列h(n)的长度为N,传输函数为     

基于DSP Builder的格型FIR滤波器的设计与实现

目的 研究提高格型FIR滤波器的运算速度、优化硬件资源利用率的方法.方法 研究了格型FIR滤波器结构特点,提出了一种改进的格型FIR滤波器结构.并基于FPGA芯片,利用DSPBuilder技术,将MatLab/simulink设计工具和QuanusⅡ设计工具有效的结合起来,设计了所提出的改进的格型FIR滤波器.结果 通过计算机仿真分析,改进后的格型FIR滤波器的最高工作频率和占用的LE等性能指标有了很大提高.结论 DSP Builder是进行数字信号处理的一种有效方法.所提出的改进的格型F1R滤波器能够提高格型FIR滤波器的运算速度,降低硬件资源利用率.     

一种高速数字FIR滤波器的VLSI实现

文章实现了一种高速数字FIR滤波器.为满足FIR滤波器的速度要求,采用了一种基于"移位-加"的专用常数乘加器来实现常系数滤波器的乘加运算.该常数乘加器基于CSD编码技术,采用3-2压缩器,并以华莱士树为其基本结构,与传统的直接实现结构相比运算速度明显提高,与应用在通用乘法器的并行乘加器相比又具有较小的面积.该文所设计的FIR滤波器,已作为内插滤波器应用在一种高速D/A转换芯片中.     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

有限冲激响应滤波器的设计与实现

提出了采用现场可编程门阵列(FPGA)器件实现有限冲激响应(FIR)数字滤波器的方案，并以一个8阶低通FIR数字滤波器的实现为例，设计并完成软硬件仿真与验证．结果表明，电路工作正确可靠，能满足设计要求．     

A Low power／Area Digital FIR Filter Design Based on PRF Framework

A novel DSP to ASIC (Application Specific Integrated Circuit)architecture design methodology is presented in this paper for reducing power/area consumption.Traditional methods always focus on optimizing hardware structure or algorithm separately.The authors propose a new method called PRF(Paralleling-Reducing-Folding)framework to combine hardware optimization with algorithm simplificxation.In the first step,paralleling,unfolding technology is applied to divide one data-path into several channels and expose the redundancy of the algorithm.In the second step,reducing,decoupling theory is used to reduce computational complexity,In the last step,folding,time-multiplexing method is used to merge similar components,As an exoteric methodology framework.many optimization methods can be integrated into the PRF framework.To optimize a 3N taps FIR(Fincte Impact Response)and obtain a content result,PRF methodology framework is applied.     

基于DA算法的FIR滤波器硬件实现

高速FIR滤波器是数字接收机中中频处理的关键组成部分，传统的基于通用DSP的实现方法往往满足不了要求，而基于FPGA的硬件设计在速度上有很大的优势。因此，研究了采用DA算法的FIR硬件设计，分析了如何在逻辑资源占用和处理速度上进一步提高性能，并以16抽头8 bits FIR滤波器为例在XCS05的FPGA芯片中进行了实现。     

全加结构抽取和补偿滤波器的高效实现

针对接收机设计中使用有限冲击响应(FIR)滤波器对级联积分梳状(CIC)抽取滤波器进行补偿滤波的问题,提出了一种全加结构无乘法运算的FIR补偿滤波器实现方式.通过对FIR补偿滤波器系数的近似,将滤波器系数用与它最接近的{2n}集合中的一个数表示,将滤波器乘法运算转换为移位运算,整个补偿滤波运算仅由滤波器阶数个加法单元构成.仿真结果表明,这种采用系数近似的算法在实现高速运算的同时,可以满足对CIC抽取滤波器进行补偿滤波的要求.     

FIR数字滤波器的等波纹快速优化设计与实现

用加权的切比雪夫等波纹逼近设计FIR数字低通、高通、带通、带阻滤波器,并用对误差函数波纹中各格点作逐点搜索和选择性搜索两种办法予以实现,从中发现选择性搜索可使计算量降低55％—83％,为优化设计FIR数字滤波器提供了一条快速的途径。