数字Dithering的FPGA实现

Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用。     

基于FPGA的加密算法实现

根据三重数据加密算法(3DES)的原理,采用全流水线和有限状态机,实现了基于现场可编程门阵列(FPGA)的3DES电路的仿真.基于Cyclone系列的EP3C40F780C6型FPGA芯片,采用自顶向下的设计思想进行电路的模块划分,有效的完成了3DES算法的总体结构和各个子模块的电路设计.利用超高速集成电路硬件描述语言(VHDL)完成了3DES加密算法的编写,并利用Altera公司的QuartusⅡ9.0综合工具对电路进行了仿真验证及逻辑综合.结果表明,该设计基本实现各模块的功能,获得了稳定的加密性能.     

数字Dithering FPGA实现

Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用.     

LDPC编码的FPGA实现

低密度奇偶校验码（简称LDPC码）是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据．     

SATA控制器的FPGA实现

基于Xilinx公司的Virtex-5系列FPGA,以SATA 2.5协议为参考,运用VHDL硬件描述语言,采用模块化的理念,设计了一款高性能的SATA控制器IP核和文件系统相应的驱动程序,搭建了验证平台,对IP核的性能进行了测试,经测试该控制器IP核能正确完成所有操作,且稳定性良好。     

中值滤波的FPGA实现

中值滤波广泛用于图像处理领域,但用硬件实现时,占用资源过大．本文介绍了一种基于位级运算的中值滤波硬件实现,并给出了其电路结构．这种方法使得硬件资源和输人数据的位宽成线性关系．最后借助Altera公司的Cyclone系列FPGA芯片EP1C12和Quartus 116．0开发软件对设计进行了仿真验证．     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

浮点数除法器的FPGA实现

由于在QuartusII中自带的除法运算的兆模块lpm_division的输出结果是以商和余数的形式输出,不能满足应用要求,笔者提出了一种基于FPGA的浮点除法器的硬件实现方法。根据除法的本质是移位相减的原理,及浮点数规格化的要求,采用模块化设计方法分别对各模块进行设计。在MaxplusⅡ上进行综合仿真测试后,证明该模块运算准确、精度高且具有很好的移植性。     

对数函数新定义

本文利用数学的知识给出了对数函数的一种新定义。     

基于FPGA的BPSK的实现

调制与解调是信号处理应用的重要问题之一,而系统的仿真和分析是设计过程中的重要步骤和必要的保证。BPSK广泛用于卫星、微波通信、广播电视等诸多领域。近年来,随着智能卡、RFID、BlueTooth等相关技术的发展,较低码率的BPSK在近距离无线产品中也得到了越来越广泛的应用。本文利用了MATLAB与FPGA实现了BPSK的信号调制。     

利用FPGA实现的数据通讯信号源

介绍了用FPGA实现数据通讯信号源的生成方法．研究了由FPGA软件包实现配置数据的转换，及由单片机实时地控制配置数据的下载，并给出了系统实现的一般流程．     

小波阈值算法的FPGA实现

针对传统的阈值算法排序量多、消耗资源大和速度慢等缺点,提出了一种基于FPGA的快速中值选取器的设计方法.介绍了3点排序器和一种基于3×3点的中值选取器及其MATLAB仿真,针对基于3×3点的全流水并行243点中值选取器的结构利用率低,依据FPGA的硬件特点,设计了一种串并行交替的3n点中值选取器的硬件架构,阐述了快速中值选取器的硬件构架设计,对整个系统进行了仿真,并对仿真结果进行了分析说明.     

Turbo码编码器的FPGA实现

探讨了卷积Turbo码编码器实现过程中的关键问题,结合第3代移动通信系统中给出的Turbo码分量编码器方案,以Flex10k系列FPGA芯片为硬件平台,使用MaxplusⅡ开发工具,通过VHDL语言编程的方法实现整个卷积Turbo码编码器.仿真结果表明该编码器的正确性和合理性.     

SPI4.2接口的FPGA实现

介绍了SPI4.2接口协议和数据结构定义,给出了使用FPGA实现的逻辑框图和状态机设计,最后描述了几种数据突发传输情况下的仿真结果.     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调.通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调.对一些现有解调技术进行探讨,并利...     

基于FPGA实现的交织编码器

提出了一种用FPGA实现交织编码器的设计,详细阐述了交织编码原理,并给出了交织编码器的电路设计及仿真结果,并通过实例验证了硬件的可靠性、通用性以及设计升级的方便性。     

基于FPGA的层叠滤波器实现

层叠滤波器是一种非线性数字滤波器,其结构简单、规则、有重复性,非常适合用FPGA(field programmable gate array,现场可编辑程门阵列)器件实现.基于一种二进制树搜索算法,结合位串行(bit-serial)结构,给出了用VHDL硬件描述语言实现中值滤波器、传统阈值层叠滤波器的系统设计方案.仿真结果表明,该方案在适当增加资源的情况下提高了滤波速度,有一定的工程实用性.     

高速Viterbi译码器的FPGA实现

为实现无线局域网技术中的高速Viterbi译码要求,本文提出了一种基于FPGA实现的Viterbi译码器的并行结构,并从路径度量管理着手,合理组织了存储器的结构,理论研究和实验结果均表明,此种结构具有译码速度快,结构简单,易于实现的优点.     

用FPGA实现RS编码器

介绍了数字系统自上而下的设计思想以及 FPGA和 VHDL的基本特点 ,并根据 RS编码器原理 ,按照自上而下的思想 ,利用 VHDL 在 FPGA芯片上实现了 RS编码器     

QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能,已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点,提出一种基于生成矩阵的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式,减少了资源消耗,同时利用循环移位寄存器和累加器实现矩阵乘法,降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上,采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明,设计的编码器资源占用较少,吞吐量约为228 Mbit/s。