VLSI综合的逻辑最小化算法

本文讨论了逻辑函数的多维体空间表示方法和运算方法，探讨了接近最小覆盖的两级与－或网络的自动逻辑综合方法．提出不经过求出全部质蕴涵项而直接构成函数的无冗余覆盖的算法，该算法主要用于可编逻辑阵列（ＰＬＡ）及与－或网络的自动综合     

Fuzzy卡诺图及模糊逻辑函数最小化

根据模糊逻辑函数的定义、性质和范式、提出Ｆｕｚｚｙ卡诺图及其运算规则,并将其应用于模糊逻辑函数的最小化。     

Exclusive-nor sum-of-sum逻辑及其最小化研究

对DRM(dual Reed-Muller)逻辑的非标准形表示形式和之同或和(exclusive-nor sum-of-sum,ENSOS)进行研究,并给出一种启发式的ENSOS逻辑最小化算法。该算法采用立方体覆盖表示ENSOS,对立方体迭代应用XNOR连接运算实现ENSOS逻辑的化简。为在算法结果质量与算法效率之间进行折中,该算法在进行立方体的XNOR连接时采用前瞻和回溯策略。使用基准函数进行验证的实验结果表明,所提出的算法能够获得更为精简的逻辑表达式。     

基于 SADPSO 的 MPRM 最小化算法

针对混合极性Reed-Muller(mixed-polarity Reed-Muller,MPRM)逻辑最小化问题,提出一种基于SADPSO (hybrid simulated annealing and discrete particle swarm optimization)的智能算法.该算法将模拟退火(simulated anhealing,SA)与离散粒子群优化(discrete particle swarm optimization,DPSO)相结合,对DPSO所得到的最佳解应用SA,帮助算法跳出局部极小.使用所提出算法和已有智能MPRM最小化算法分别对23个MCNC基准电路进行逻辑最小化,并对算法结果质量进行定量评价.结果表明,与已有智能MPRM最小化算法相比,所提出算法具有更好的全局收敛能力,能够提高算法结果质量.     

三值逻辑函数表格法最小化的一种新方法

根据格代数公式，对三值逻辑函数表格法最小化提出一种新方法。在搜索蕴涵项、质蕴涵项的过程中，采用找出满足下述条件最小项的策略：一是相邻最小项的数量为3的m次或或者m-1次幂，同时保证m数值尽量大(m=1，2，…)。二是最小项的逻辑值为“1“或“2“。为此，利用避开最邻近的最小项方法（该最小项逻辑值小于被选择最小项的逻辑值），从而减少了冗余项的数量。这种方法尤其适合于含有大量无关项的多变量三值逻辑函数最小化。     

基于真值表变换的可逆逻辑综合算法

为实现将给定的二元可逆函数快速综合为相应电路,并保持其结果的最优或较优,提出一种基于真值表变换的快速综合算法.可逆函数与置换同构,任意置换均可表示为若干对换的乘积,通过将可逆函数转化为一系列对换的乘积,从对换的乘积中综合电路.对于3bit逻辑电路只有28种对换,事先将28种对换的最优电路存入库中生成3bit电路综合基,通过在库中查找快速生成可逆电路.根据逻辑门可交换规则引入优化方法,完成快速综合算法.结果表明,该方法不但可以提高可逆逻辑综合的效率,而且结构简单,易于实现,可以O(4n)的时间效率快速综合任意3bit可逆逻辑电路,实现综合结果达到或接近最优.     

一种改进的逆向逻辑综合算法

在逆向逻辑综合过程中,为了保证综合结果的准确性,需要将输入全集作为待处理数据集合,大大增加了整个处理过程的时空开销.论文深入分析了现有的逻辑综合基本运算,并结合逆向逻辑综合的数据特点,提出了效能更优的改进广义相容算法,从而较大程度地提高了对部分集进行化简提维的效率.     

面向可逆逻辑综合的Quine-McCluskey算法的改进和实现

本文为满足可逆逻辑综合的需要,对Quine-McCluskey算法进行了改进和实现。通过分析常规的"积之和"表达式和便于可逆逻辑门实现的"积之异或和"表达式之间的差异与联系,推导出了它们之间相互转换的方法和规则,在此基础上讨论和总结了将Quine-McCluskey算法改进并移植用于可逆逻辑综合的思路和要点。通过理论推导和实例分析验证了该移植法应用于可逆逻辑综合的有效性。     

一种新的受限通孔最小化算法

提出一种求解双层ＶＬＳＩ布线的受限通孔最小化问题（ＣｏｎｓｔｒａｉｎｅｄＶｉａＭｉｎｉｍｉｚａｔｉｏｎ）的图论模型；然后，以此为基础提出了一种采用分治策略（ｄｉｖｉｄｅ—ａｎｄ—ｃｏｎｑｕｅｒ）的受限通孔最小化算法。理论分析表明，该算法具有较好的平均性能和较低的计算复杂性。     

可逆逻辑综合的研究及进展

本文分析了可逆逻辑综合的意义、研究现状和进展,指出了当前可逆逻辑综合研究中存在的主要问题,并基于可逆逻辑门的优化设计,提出最小量子代价、垃圾位数、可逆逻辑综合的规模等关键技术的解决思路。     

智能式自动逻辑综合系统KDLS

本文介绍一种智能式逻辑综合系统KDLS。它以寄存器传输语言(RTL)作为输入,采用基于知识的方法进行电路的结构设计、模块综合和电路的逻辑优化。对电路的延时优化问题也作了讨论。KDLS用C语言和人工智能语言ops5~ 写成,迄今含有150多条规则。应用系统进行实例综合,取得了令人满意的结果。     

基于迭代加权?q范数最小化的稀疏阵列综合方法

摘 要：针对非均匀稀疏阵列综合问题,提出一种利用迭代加权?q(0相似文献   

代数拓扑方法应用于逻辑综合

张弛法进行逻辑综合其规律性、逻辑性强，尤其是对于多变量的情况，克服了卡诺化简法的局限性。     

用能与用水同时最小化过程综合方法研究

水网络是一种特殊的质量交换网络，但在水网络设计中同时考虑能量集成的研究很少，且大多限于单杂质系统。因此将水网络中用能与用水同时最小化的多目标优化通过问题分解转化为单目标优化，将多杂质问题转化为单一关键杂质用水操作的最小新鲜水流量问题，通过水夹点分析方法，得到优化的水网络；考虑用水单元操作温度，对水网络进行能量集成，最终得到用水和用能同时集成的优化的水网络。用文献中的例子进行了计算，所得最小用水量和能量消耗量与文献中的结果相同。该法也可以用于多杂质系统。     

基于立方扩展法的多输入多输出逻辑综合算法的实现

逻辑综合是数字系统自动化设计的重要理论之一。本文通过对现有算法的深入研究,介绍一种快速有效的逻辑综合算法,即立方扩展法直接求出多输入多输出函数的最小覆盖,用Delphi6.0编写相应的算法程序。大量的实验证明该算法可以减少存储容量加快程序运行速度,在电子设计自动化中具有广泛的应用前景。     

逻辑综合中关键门的寻找

关键路径一直是电路性能优化的核心问题之一，门的尺寸调整和插入缓冲器是时间优化的重要方法。实际上，电路拓扑图中最长的路径不一定就是关键路径，只有在一定输入下能敏化的最长路径才是关键路径，因此，仅仅按拓扑信息优化最长的路径不一定能真正提高电路的性能，此外，仅仅利用D－算法判断路长敏化有不足之处，本文利用电路拓扑找出超出时间限制的路径，然后利用改进的FAN算法－T－FAN算法，提取关键门－即和电路整体延时有关系的门，为优化指出具体、准确的目标，实验表明，改进的算法在保证优化效果的前提下，能平均减少30％－40％优化对象。     

确定有穷状态自动机最小化算法的三点说明

确定有穷状态自动机最小化可提高词法分析程序的效率.本文简述了最小化的概念、算法,从基本概念出发分析了该算法初始分划如何构造,及在状态无后继和全部由终止状态构成时这两种特殊情况下的解决对策,并对原算法做了进一步的细化.     

一种连通孔最小化的布线算法

提出了一种先分层、后布线的减少连通孔的布线算法，该算法的主要思想是从总体上考虑布线的，即先从总体上考虑连通孔最小化，再行布线比传统的布线方法更为紧凑和有效，最后通过实例验证了该算法，并给出了计算结果