一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

JPEG 2000高速MQ编解码器的VLSI实现

提出了一种应用于JPEG2000标准的高速MQ编解码器的VLSI架构,该架构对JPEG2000中的标准MQ编解码流程进行了优化,采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的．采用3级流水线结构的MQ编解码器架构,编解码器的工作效率可以达到1bit／cycle,并且在速度与面积之间达到了很好的平衡。     

MPEG-2视频变长码解码VLSI设计

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计,使得每个周期解一个变长码的码字,保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码,并为更复杂的应用提供了扩展的余地．     

高效椭圆曲线签名算法核心运算VLSI设计

针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构，并在此基础上进行了系统设计。该设计进行了ASIC综合和仿真，其仿真结果和理论分析相符合，与其他设计相比，在时间复杂度上有所提高。     

用现场可编程门阵列进行VLSI设计验证

超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。     

STC相关矢量量化图像编码算法的VLSI结构

STC(Switch—Tree Coding)相关矢量量化图像编码系统是在传统的矢量量化的基础上，根据相邻图像块空间相关性的继承性，运用STC编码算法对矢量量化后输出的码字地址进行空间相关继承编码，在不引入任何额外的编码失真的情况下，图像平均比特率可达到0．32bit／pixel。将STC编码算法用VLSI实现后嵌入到已有的矢量量化VLSI结构中，在不降低硬件速度的前提下，提高了图像的压缩率和信道的利用率。模拟与验证结果表明，该结构可以获得约66MPixel／s的数据处理速度，能够满足图像实时传输的需要。     

JPEG 2000标准下二维离散小波变换高速VLSI结构设计

提出一种基于JPEG 2000标准下的二维离散小波变换高速VLSI结构,实现了提升离散小波变换.VLSI结构包含2个行滤波器、2个列滤波器和3个存储器模块;每个滤波器包含2个加法器和1个右移位除法器.行和列滤波器并行工作,整个结构的流水线设计方法增加了硬件资源利用率,加快了变换速度.二维离散小波变换结构已经过VHDL行为级仿真验证,并可作为单独的JPEG 2000 IP核应用于各种实时图像/视频芯片中.     

LSI/VLSI设计的一种方法及有关规则

本文给出了LSI/VLSI设计的一种方法,对其设计过程中的一个重要环节,即版图的设计规则展开了讨论。文中讨论了积木式布局方案中单元版图的设计方法和应注意的问题,并给出了具有实用价值的三个规则:4μm硅栅CMOS工艺设计规则,标准单元设计规则及宏单元设计规则。     

采用新型VLSI设计的ISDN-PABX

利用新一代PABX来实现一个局部地区范围的话音、数据综合业务网络,是当前ISDN走向实用的一个方面,也是办公自动化(OA)领域的一种可行的选择方案。本文介绍应用于该领域的一种新型综合业务数字PABX。该PABX是一种适用于ISDN的数字交换系统,采用当前国际上最新推出的VLSI芯片设计而成。不仅能完成传统的电话交换。并且能提供数据交换功能,具备2B+D接口,可以实现局部地区范围内计算机数据和话音等业务的综合交换,由于采用了最新的超大规模集成电路芯片,系统结构清晰、电路简单、实现方便。为了提高系统的可靠性、实用性与可维护性,其软、硬件都尽可能采用了模块化、结构化的设计思想。     

运用遗传算法的深亚微米输出缓冲器优化设计方法

分析了小尺寸效应对深亚微米器件性能的影响，结合输入输出耦合电容和漏极扩散层寄生电容对CMOS反相器延迟影响很大的特点，建立了小尺寸器件延时估算模型．采用变尺寸率反相器级连方法，建立了深亚微米输出缓冲器优化设计模型，并运用遗传算法建立了新的优化方法．该方法利用罚函数将小尺寸输出缓冲器优化问题转化为无约束问题，通过适应度函数设计和染色体编码，得到遗传优化结果，克服了传统方法处理非线性多变量问题时存在的效率降低等缺陷．SPICE仿真表明，应用新的深亚微米缓冲器设计模型及方法的优化结果与传统设计比较，延时减少了1个数量级以上，尺寸减小了30%以上，验证了新的深亚微米缓冲器设计模型及设计方法的可靠性．     

一个带串扰限制的L-型通道集成电路布线优化算法

针对 L -型通道集成电路布线问题 ,给出一个带有串扰限制的优化布线算法 .此算法思想也适用于解决矩形通道、十字型通道等各种不同类型单层通道的布线问题 .文章的最后对算法的时间复杂性进行了简要的分析     

一种集成电路布图设计的图形编辑系统

本文介绍一种适用于集成电路布图设计的图形编辑系统及其在16位微机 CAD 工作站上的实现。系统采用摸块化的程序结构,具有图形输入,图形修改和图形显示输出等功能。通过用一些集成电路布图设计的结果对系统进行运行,结果表明系统性能稳定,其功能满足布图设计的一般要求。     

VLSI布局布线中的模拟退火算法

本文针对VLSI宏单元阵列布局的特点讨论了一般模拟退火算法.在开发专用芯片仿真系统中提出的布局布线程序里,使用了低温段模拟退火和高温段启发式算法相结合的改进的SA算法,可以提高布线质量     

变速齿轮传动系统最佳轴向结构布局智能设计的推理机制

本文通过对变速齿轮传动系统轴向结构布局设计规律的研究,提出了一种适合于该类问题的知识表达方式,将改进后的带有启发函数的最佳优先搜索方法引入到该问题的求解中,使得含有多重搜索空间以及带有一定约束的设计问题统一在同一搜索策略下。根据本文提出的方法,用PROLOG语言建造的推理机,通过对实际问题的考证,证明该方法在解决传动结构自动设计上是行之有效的,并且在推理机制上成功地体现了设计过程中反复设计与优化设计的功能特征.     

二维布图结构的VLSI单元优化算法

针对阵列优化问题提出了一种反复“压缩”和“放松”的算法ＳＱＵＥＥＺＥＲ。此算法在每一“压缩”和“放松”过程中，首先使用“贪婪的”（ｇｒｅｅｄｙ）方法来压缩布图面积，直到面积不再减小，再对被压缩在一起的单元进行“放松”，允许布图面积适当增大，使布图的拓扑结构得以改变，然后对放松的布图再进行“压缩”和“放松”。算法对给定的初始布图反复地“压缩”和“放松”，直到满足终止条件（如几次选代过后布图面积不再减小等）为止。测试实验结果表明，本算法和“模拟退火”算法一样，具有绕开局部最优的能力，且运算速度较快。实验结果令人满意。     

用于VLSI的MOSiC器件电特性模拟

在分析了金属一氧化物-SiC（MOSiC）器件物理模型的基础上，分析界面等物理效应时对器件的影响，建立了适于VLSI的MOSiC器件模型。利用当今流行的MATLAB软件，模拟了MOSiC器件的电特性。     

MPEG-4视频解码器系统设计与实现

对于设计像MPEG-4视频解码器这样复杂的系统，关键在于系统结构的设计，本文从并行性的角度出发，提出了一种适合VLSI实现的MPEG-4解码器系统结构，它支持MPEG-4 ASP @L5码流，达到MPEG-4对解码精度和实时性的要求，通过一致性测试，设计过程中采用了软硬件协同仿真的方法，缩短了开发周期。     

上下文相关算术编码的VLSI结构设计

由于上下文相关算术编码(CAE)方法的良好压缩特性，使其适用于二值形状视频对象的编码．然而CAE配编码所消耗的运算资源较大，不能满足实时视频编码的要求．为了有效减少数据载入次数，提出一种高效的上下文相关算术编码(CAE)的VISI结构．采用延迟线结构保存输入像素，使其在以后的处理中重复利用．实验结果表明，采用这种结构，有效减少了存储器的访问次数，在计算概率索引时，避免了加法操作，从而达到了利用较少的门电路实现高效编码的设计目标．     

MPEG-2运动补偿的VLSI设计

基于ＭＰＥＧ－２解码中运动补偿的控制复杂、数据吞吐量大，实现较困难，提出了一种适合于ＭＰＥＧ－２ＭＰ＠ＭＬ的运动补偿硬件实现方案，解决了时序分配，输入输出控制等较难处理的问题。文中的方案已经采用ＶＨＤＬ描述，并使用电子设计自动化（ＥＤＡ）工具进行了模拟和验证。结果表明，方案满足ＭＰＥＧ－２解码的要求，可用于ＭＰＥＧ－２的ＶＬＳＩ实现。