一种结合施密特频率选择器的DLL型90°移相器

为了应对传统延时锁相环(Delay locked loop,DLL)的谐波锁定问题,提出一种结合施密特频率选择器的DLL型90°移相器.采用施密特频率选择器和双数控延时线结构,有效提高该移相器的锁定频率范围.另外,提出的施密特频率选择器能有效抑制输入时钟频率噪声,使移相器稳定工作.在SMIC 55 nm CMOS工艺下流片,工作电压1.2 V,版图有效面积为0.131 mm2.测试结果表明,提出的移相器在250 MHz到800 MHz频率范围内稳定工作;800MHz时,功耗为5.98 mW,且90°相移时钟的抖动峰峰值和均方根值分别是25.9 ps和2.8 ps.     

超声相控阵系统中高精度相控发射的实现

相控阵超声发射波束形成中的关键环节是对各阵元的发射相位延时进行精确控制。提出了一种新颖的高精度相控发射电路,它采用波形激励方式,通过D/A转换器将任意复杂的数字波形转换成模拟信号,经放大驱动后激励各阵元发射超声。以波形激励为基础,采用D/A输出时钟和直接数字频率合成(directdigitalsynthesis,DDS)技术相结合的方法实现了高精度的发射相控延时。基于D/A输出时钟的相控发射粗延时分辨率为15ns。基于DDS的相控发射细延时可达到1.41°的相位分辨率,对应3.096MHz发射信号下1.25ns的相位延时。实验表明,该相控发射电路能够达到很高的相控发射精度。     

抗谐波锁定的延时锁相环

为了解决传统延时锁相环(DLL)结构在宽频率锁定范围中的无法锁定和谐波锁定问题,在传统DLL结构中加入启动控制电路,使DLL在上电阶段把环路滤波电容上的电压充电至电源电压,从而使压控延时线的初始延时在上电后达到最小,并且小于输入参考信号的1个周期.设计了带开关控制的鉴相器,将DLL的锁定过程分为粗调和微调两个阶段,压控延时线的延时在粗调阶段只能逐渐增大,在微调阶段微调,直到延时为输入参考信号的1个周期,从而克服了无法锁定以及谐波锁定的问题,而且减小了DLL的锁定时间.采用GSMC 0.13μm1P7MCMOS工艺设计、1.2 V的电源电压进行仿真,结果表明该DLL工作频率范围为300～500MHz,功耗小于3mW.     

利用FPGA内部DLL实现数字时钟恢复

首先分析了数字时钟恢复电路的原理,然后介绍一种利用XILINX FPGA内部数字延时锁定回路DLL的倍频功能,从接收的异步数据中恢复数据时钟的方法。     

利用数字技术的延时电路

本文根据 CMOS数字 IC原理 ,详细讨论了利用 CD40 6 0集成电路的 14级分频 ,实现延时的一种电路。     

高精度同步输出多功能发射控制技术

针对现有的电磁探测发射控制系统输出同步精度低、输出信号存在累积误差等不足,提出高精度同步输出发射控制技术。设计以GPS自带时钟源和高精度恒温晶振协同作为系统时钟,结合各自的优点,在GPS同步时,由GPS自带时钟源信号作为系统时钟;在GPS无法同步时,利用GPS秒脉冲信号对恒温晶振输出的分频信号进行同步校正作为系统时钟;根据发射频点的特点,选择合理的校正周期,采用最小公倍数法对输出信号进行同步校正,减少输出频率的误差。研究结果表明:输出同步精度可以达到100 ns级,满足20 mrad以内的相位测量精度要求。利用FPGA强大的计数和分频功能,实现输出波形和频率的多样化。该技术可实现扫频和手动2种发射模式,输出满足频率域电磁探测和时间域电磁探测的多种波形,可扩展性强,同步精度高,满足多功能电磁探测发射系统的控制要求。     

基于反馈控制的全光时钟分频器

本文分析并演示了一种基于半导体光放大器(SOA)的全光时钟分频器结构.通过分析其结构功能并与D触发器比较,得出其工作原理可类比于D触发器的输出反馈控制输入端信号而实现的分频过程,并在时域上进行了说明.实验中从一路20 GHz的光时钟信号出发得到了10 GHz的光分频时钟信号,同时考察了其工作频率和SOA的载流子恢复时间的关系.经实验验证,该系统结构简单,使用方便,性能稳定,具有较好的实用价值.     

SOA注入锁模光纤环激光器时钟分频的实验研究

对半导体光放大器(semiconductor optical amplifier:SOA)注入锁模光纤环激光器的时钟分频现象进行了实验研究,重点分析了注入重复频率为 5.7 GHz和11GHz的时钟分频现象,并对注入信号功率、SOA偏置电流以及滤波器中心波长对时钟分频的影响进行了讨论,提出提高注入信号源及激光器腔长的稳定性是精确实现时钟分频的关键因素.     

一种全数字延时触发器设计

传统的单稳延时电路需外接RC支路,故精度不高,稳定性差,预置不直观。与之相比,全数字化设计的触发器采用时钟计数与预设值较容易实现延时,准确性、稳定性大大提高。延时范围与时钟频率有关,亦随计数器位数增加而增加,最高分辨率由器件响应速度确定,定时精度与时钟步长有关。由于采用数字比较方法,可实现不同量程（μs~数10s）切换。该设计可用于要求较高的实验场合。     

YHFT-DSP外部同步存储器接口时序设计优化

针对YHFT-DSP外部同步存储器接口的时序问题,本文综合考虑工程实际、设计开销和实现自动化等因素,给出了封装延时差、单元延时和IO单元虚延时三种优化方法.芯片测试结果表明:基于时钟提前的IO单元虚延时方法能够高效地实现133 MHz时钟频率的外部同步存储器接口访问.     

基于电热模拟的电迁移可靠性诊断及时钟完整性分析

为诊断大规模集成电路设计过程中电迁移可靠性及分析时钟信号完整性,开发一种用于集成电路片上时钟信号模拟软件Etsim3。该模拟软件考虑了集成电路自热效应,通过电热耦合模拟以及金属连线温度分布解析模型获得更准确的集成电路芯片表面以及各金属连线网络上的温度分布。模拟结果表明,考虑集成电路自热效应前后,电迁移诊断以及时钟信号完整性分析结果都有了较大程度上的改变,Etsim3可以得到更为精确的分析以及诊断结果。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

同步和异步时序逻辑电路统一分析的新方法

利用引入含时钟信号的触发器激励方程,提出了一种新的时序电路的分析方法,实现了同步、异步时序电路分析过程的统一;对于异步时序电路,所求得的触发器激励方程与同步时序电路的触发器激励方程是一样的,且该方法与传统的同步时序电路的分析方法是一致的。     

CMOS-DRAM的性能和设计

本文对近期发展起来的ＣＭＯＳ－ＤＲＡＭ的设计方案和性能优点进行了全面的分析。做在Ｎ阱内的单元阵列在抗α软失效方面有很大的好处。利用ＣＭＯＳ的特点使外围电路静态化既可以简化电路，又能提高电路速度和可靠性。对Ｓ／Ｒ放大器，时钟电路和行译码器等关键电路进行了较详细的分析，显示出ＣＭＯＳ－ＤＲＡＭ比ＮＭＯＳ－ＤＲＡＭ的优越性。     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

钟控判优逻辑电路的研究

在集成数字逻辑电路中,经常遇到多个事件同时或先后请求操作的现象,电路必须对这些事件进行管理、判断和服务,从而出现了各种类型的判优逻辑电路.针对钟控判优逻辑电路进行了分类、定义、解析,列举出相应的电路图,分析了它们的工作过程,并就电路的性能进行了论述,为电路设计人员提供了有效实用具体的设计方案.     

ACEL 六位数字屏显示暗室安全钟

开发研究了电致发光屏六位数字显示的数字钟，设计了电子线路并分析了它们的工作原理．它在彩色胶片和相纸生产的暗室中使用是安全的．     

TYPE B芯片射频接口电路技术研究

整流器、时钟提取电路、调制电路和解调器等主要模块,符合ISO/IEC 14443 TypeB协议的非接触IC卡射频接口电路的基本构成,列举并分析了具体的电路实现形式.对于Type B射频接口电路的设计具有参考和指导意义.     

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。     

专用SoC仿真系统的研究与实现

随着微电子技术的日新月异,专用SoC的应用越来越广,快速完成专用SoC的应用软件成为一个很大的问题。在PC机上仿真专用SoC是解决这个问题的方法之一。结合仿真软件的开发过程,阐述了在PC机上实现专用SoC的指令、中断、内存、时钟、FLASH、LCD等硬件的仿真思想和方法。系统地描述了仿真系统的体系架构、开发原理、总体设计、详细设计等内容,并且完成了一款专用SoC的仿真。