应用于WSN的0.5 V 4.8 GHz CMOS LC VCO设计

为设计一个可应用于无线传感网的0.5 V 4.8 GHz CMOS LC压控振荡器,采用传统差分负阻结构的电感电容VCO核心电路,添加开关电容阵列增大VCO的调谐范围,利用升压电路和反相器的组合提高控制信号产生电路的性能,通过调节负阻管的宽长比等方法来优化VCO的相位噪声性能,保证VCO能在0.5 V的低供电电压下稳定工作,相位噪声达到-119.3 dBc/Hz@1 MHz,VCO的频率调谐范围为4.3~5.3 GHz,相位噪声小于-115 dBc/Hz@1 MHz,最低可达-121.2 dBc/Hz@1 MHz,核心电路电流约为2.6 mA,满足无线传感网的应用要求。     

开关电容幅度均衡器的设计

钟形幅度均衡器是均衡通路幅度畸变的常用器件。开关电容电路适宜采用LSI实现,以做到体积小、成本低。本文采用一种双二阶电路作为钟形幅度均衡器的基本节,其特点是对寄生电容不灵敏。经预扭曲后的计算特性可与设计要求达到一致。这种二阶节的级联可用来满足更复杂的均衡要求。     

一种TN-LCD背电极CMOS驱动电路的设计

基于南科(ACSMC)3 um铝栅N阱CMOS工艺,讨论了一款集成了TN-LCD驱动电路的消费类电子芯片,它的工作电压为1.5 V。文章详细介绍了LCD背电极驱动电路的设计,该驱动电路采用1/2 Duty、1/2Bias的驱动方式,具有电路结构简单、显示质量高和对比度高等优点;实测结果和Hspice仿真结果均满足设计要求。     

低失调开关电容滤波器的设计

基于无锡上华0.5μm 2层多晶硅3层金属(2P3M)N阱CMOS工艺,在3.3V电源电压下,采用双二阶基本节,设计了一种截止频率为1kHz的低失调、低通开关电容滤波器,并采用相关双采样技术(CDS)及优化的开关组合,削弱了器件非理想特性的影响.仿真结果表明,采用CDS技术及优化的开关组合使开关电容滤波器的直流失调电压从2mV降低至23μV.提高了信号处理系统的精度.     

1.8 GHz宽带低相位噪声CMOS压控振荡器设计

采用一种基于开关电容阵列(SCA)和尾电流源处加入电感电容滤波相结合的电路结构,设计了一个1.8 GHz宽带分段线性压控振荡器.采用TSMC 0.18μm 1P6MCMOS RF工艺,利用Cadence SpectreRF完成对电路进行的仿真.结果显示,在电源电压VDD=1.8 V时,控制电压范围为0.6~1.8 V,频率的变化范围为1.43~2.13 GHz,达到39%,相位噪声为-131 dBc/Hz@1MHz,功耗为9.36 mW(1.8 V×5.2 mA).很好地解决了相位噪声与调谐范围之间的矛盾.     

新颖场强测试仪的分析与设计

分析了高频无线信号在自由空间的传播规律及接收端场强信号的计算方法,设计了一种新颖高精度、便携带、稳定性好的场强测试仪.该系统以MSP430G2553为核心,通过高放、检波、低放等电路,将检测到的无线信号经过处理后输给单片机,MSP430G2553中AD10将检测到的场强信号转变为数字信号,并在LCD12864上显示场强信号的大小,实测结果表明该系统具有良好的测试精度.     

5.8GHz CMOS全集成低噪声放大器设计

针对目前在LNA设计中存在需要在任意给定的功耗条件下噪声和输入阻抗同步匹配的问题,本文采用TSMC0.18μm RF工艺,通过利用共源共栅结构和功耗受限下噪声和阻抗同步匹配技术(PCSNIM),提出了一个可支持IEEE802.11a无线局域网(WLAN)标准的5.8GHz CMOS低噪声放大器,在中心频率处所提出的低噪放大器的噪声系数(NF)只有0.972dB。仿真结果表明:在1.8V供电电压下LNA的功耗为6.4mW,增益可达17.04dB,输入1dB压缩点(P1dB)约为-21.22dBm,同时具有良好的输入输出匹配特性。     

一种用于图像处理的二维开关电容滤波器新的设计系统

二维实时滤波器开关电容网络新的设计方法．该设计是在综合法的基础上，利用无损、非倒数原形电路而得到的开关电容网络．本文所使用的几个计算机软件，可将其集成为一个完整的设计系统．本文作为该设计系统的应用，该滤波器可以象一个ＣＭＯＳ单片那样实现，若与数字滤波器实现相比较，可达到降低成本和减少功耗的目的．     

基于ESPI的GSM-R场强数据采集系统的设计与实现

介绍了一种基于ESPI场强测试设备的数据采集系统的设计与实现,对铁路沿线的GSM-R无线网络的场强数据进行采集、分析.在硬件设备的连接以及触发方面,针对测试要求,采用多种触发和连接方式以适应不同的测试环境;在数据处理方面,采用二分法插入排序,以适应列车在高速行驶过程中采集大量数据及存储的要求;在显示方面,采用在二维坐标系中实时显示数据曲线的方式,使用户能清晰地观察到测试结果,便于进一步的分析.     

一种通道式布图算法及SC电路版图设计系统的研究

本文描述了一种通道式布图算法及由此实现的开关电容（ＳＣ）电路的版图设计系统——ＬＩＮＧ８５。该系统采用积木块式的元胞，行陈列的模式结构。用一维相关算法按相关元胞相距最近的原则完成行布局。分解嵌入的双层布线算法把分解后的两端子网按不交叉排序关系尽可能密集且不换层次地嵌入到各走线道，同时对穿孔作进一步处理．最后进行数据转换并完成已建库元胞的装载和连接，输出完整版图。     

应用于OFDM-UWB接收机的CMOS信号强度指示器

给出一种应用于超宽带零中频接收机的宽带RSSI电路.改进了传统的全波整流器,解决了增大其带宽与减小静态输出电流的矛盾,使其带宽提高到300MHz的同时消除了输出静态电流.采用0.13μm CMOS工艺,芯片面积为1.27mm2.测试结果表明RSSI工作带宽为300MHz,在-64～-4dBm输入范围内,检测误差小于±1.5dB,在1.2V电压下消耗电流10.6mA.     

应用于蓝牙系统的2 MHz限幅放大器/接收功率指示计

介绍了一个应用于蓝牙系统的2 MHz CMOS 限幅放大器/接收功率指示计.在限幅放大器电路设计中,采用一种新的限幅器以减小温度对功率指示计性能的影响.仿真结果显示接收功率指示计的温度特性得到了补偿,它的指示范围在±1 dB误差范围内可以达到52 dB.整个电路功耗为13.2 mW.     

集成CMOS流量传感器

本文提出了一种与硅栅ＣＭＯＳ工艺相兼容的集成ＣＭＯＳ流量传感器，该器件由于采用了交叉差分恒流源技术，与硅双极型流量传感器相比，具有相近的灵敏度。     

CMOS集成电感的建模与仿真

为了优化现有的射频CMOS电路中片上集成螺旋电感的模型,分析了利用MATLAB和ADS软件协同仿真建立集成电感模型的方法,以及利用VPCM来定制集成电感的优缺点;并针对传统FDK的局限性,提出一个交互式多样化的参数可变的电感模型。以电感2—π等效模型为基础,针对特定尺寸的电感调整建立了固定尺寸电感模型;并调整到与实测电感的L及Q值曲线相拟合,验证了模型的准确性。良好的参数提取精度证明了该建模方法的灵活性和有效性,方法可用于射频以及混合信号集成电路设计。     

集成CMOS行波放大器的设计和仿真

采用有耗片内螺旋电感和0．18μm CMOS工艺对集成行波放大器进行了设计，其仿真增益在14GHz的频带内大于15dB．仿真了有耗片内螺旋电感的分布参数对放大器增益的影响，该仿真结果对放大器的设计和优化具有很好的指导作用．     

CMOS全差分跨导运算放大器的建模与设计

研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12bit 100MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106dB的增益,增加了55dB;添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度.     

新型全集成连续时间低通滤波器

本文首先介绍用MOS场效应管、电容和运算放大器构成的新型GIC、模拟电感、FDNR、FDNC等有源元件电路,这些电路以著名的Riordan电路为基础,采用4个匹配的MOSFET结构达到传输特性的线性化。其次,对梯形RLC低通原型进行RLC-CRD变换,并运用嵌入法构成新型的全集成连续时间低通滤波器。     

CMOS射频集成电路的设计

本书是《10^9赫射频（RF）集成电路设计指南》修订后的第二版。自1998年第一版问世后，RFCMOS的商品化突飞猛进，不少公司用CMOS技术制造RF线路，大学也把CMOS作为教学内容，10^9赫频率上的噪声系数在实际线路中已低于1dB，优良的RF器件模型也相继出现……这些都为本书的适时修订提供了充分条件。     

K波段双通道集成CMOS发射前端芯片设计

采用TSMC 90 nm CMOS工艺,设计并实现了一款具有移相功能的K波段双通道集成发射前端芯片.该芯片主要由一个功率分配器、两组参数不同的有源移相器和功率放大器构成,同时在片上集成了用于控制移相器的数字模块.测试结果表明,在中心频点25 GHz处,两个通道的增益分别为19.1 dB和18.9 dB,输出1 dB压缩点分别为9.57 dBm和8.41 dBm,相位误差分别为1.38°和1.47°,供电电压为1.2 V,总功耗为0.32 W,芯片总面积为2.2 mm×1.25 mm.