根据数据统计特征的低功耗FFT处理器

提出了一种基于SDF（single-path delay feedback）结构的低功耗FFT处理器。该FFT处理器使用了根据输入数据的统计分布特征的功耗优化方案。详细分析了该方法的优缺点,并提出了相应的改进方案。使用中芯国际0.18 μm工艺设计实现了一个64点的FFT处理器,通过比较发现对于特定的数据流,大约可以节省15％的功耗。     

ASIP Approach for Multimedia Applications Based on a Scalable VLIW DSP Architecture

The rapid development of multimedia techniques has increased the demands on multimedia processors.This paper presents a new design method to quickly design high performance processors for new multimedia applications.In this approach,a configurable processor based on the very long instruction-set word architecture is used as the basic core for designers to easily configure new processor cores for multimedia algorithm.Specific instructions designed for multimedia applications efficiently improve the performance of the target processor.Functions not implemented in the digital signal processor (DSP) core can be easily integrated into the target processor as user-defined hardware to increase the performance.Several examples are given based on the architecture.The results show that the processor performance is enhanced approximately 4 times on the H.263 codec and that the processor outperforms both DSPs and single instruction multiple data (SIMD) multimedia extension architectures by up to 8 times when computing the 2-D-IDCT.     

CSP多核处理器芯片的低功耗设计

提出了3种高主频多核处理器CSP芯片的功耗优化技术,即电源域间隔关断技术、流量感知的动态频率调节技术和层次式门控时钟技术.结果表明,3种优化技术对降低芯片功耗的作用均非常有效,能够不同程度地降低芯片的总功耗.其中,电源域间隔关断技术能够解决静态漏流功耗,流量感知的动态频率调节技术和层次式门控时钟技术能够控制动态功耗.     

现代DSP的结构特征分析

数字信号处理器是一种专门为实时、快速实现各种数字信号处理算法的、具有特殊结构的微处理器。根据数字信号处理器的算法,分析DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数字信号处理新应用领域的特点后,根据今后的半导体制造工艺和微处理器体系结构设计的发展,指出了DSP处理器在微结构设计方面的发展趋势。     

基于FPGA架构的可变点FFT处理器设计与实现

通过对传统的基-4快速Fourier变换(FFT)算法进行优化, 降低基 4算法的复杂度, 使其具有基-2算法的蝶形结构. 采用优化后的基-4/2混合基算法及流水线基-2²单路延时反馈(R2²SDF)结构设计可变点FFT处理器, 并对输出结果进行功能和信号仿真验证. 结果表明, 该处理器的有效性和执行效率均表现良好.     

新颖单相光伏并网逆变系统的仿真研究

针对小功率光伏并网发电系统,提出一种基于数字信号处理器控制的新颖单相光伏并网逆变系统的设计。根据系统的结构和控制原理,设计出最大功率跟踪算法和锁相环的软件设计流程图。仿真和实验的结果表明,并网电流与电网电压基本同频同相,并网系统的功率因数近似为1,完全满足设计的要求。     

802.16e系统周期测距的软件设计和实现

测距作为WiMAX上行链路调整时间偏置、功率信息和载波频率的一种方法,在系统接入和通信过程中起着重要作用。深入研究了基于ARM处理器的802.16e系统正交频分多址(orthogonal frequency division multiple ac-cess,OFDMA)物理层的周期测距的软件设计与实现,给出了802.16e系统OFDMA物理层的周期测距算法和流程、周期测距码的发射和检测原理以及周期测距模块的C语言设计。在搭建的测试平台上进行链路测试,结果表明此方案是可行的。     

基于遗传算法的分割可测试设计

基于遗传算法,建立了片上系统芯片(SOC)的图模型,对逻辑级的SOC结构进行精确量化;然后,对模型应用遗传算法进行分析,得到了电路的理想分割结果;最后,基于分割结果,实现一颗SOC的可测试设计(DFT).实验结果表明,在分割的均匀度与附加电路代价方面,该方法相比原有的DFT方法有显著的改进.     

基于WDC结构的低静态功耗Cache设计

基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-Decay Cache,WDC)结构．该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的．与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性．试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小．     

基于算子的ASIP声码器设计与实现

在数字语音通信的声码器设计中,针对体系结构优化、指令集生成等问题,提出了一种基于算子的ASIP声码器设计方式,对其设计关键技术进行了讨论,并通过一个基于SELP算法的声码器设计实例与仿真结果加以验证,该声码器在20 MHz主频下完成0.6 kbps的SELP算法的平均功耗为200 mW,完成编解码的运算复杂度为12.5 MIPS.     

基于FPGA的实时PFFT处理器的高效实现

摘要：
提出了一种在现场可编程门陈列（FPGA）器件上高效计算实时离散傅里叶变换（DFT）的处理器.该处理器采用实时质因子傅里叶变换（PFFT）算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表（LUT）的分布式算法来获得与FPGA器件基本逻辑单元适配的特性;利用质数点DFT的循环卷积特性来显著降低LUT的规模.根据该方法,设计了一个16位、1 105点的实时PFFT处理器,并在Xilinx Virtex5 FPGA平台上进行了实现验证.结果表明,该处理器达到了比现有1 024点快速傅里叶变换（FFT）更少的资源占用和更高的资源利用效率.
关键词：

中图分类号： 文献标志码： A     

一种高效的节能动态调度算法

研究了可调度性测试条件及考虑处理器模式切换的时间和能量开销,从多个方面改进了ES-RHS算法.首先,给出了新的可调度性测试条件,大大降低了其悲观性;其次,通过任务合并消除了处理器的空闲模式,大大减少模式切换次数,从而降低功耗;最后,放松了对处理器在每个协周期内休眠时间的限制.模拟实验结果表明,与ES-RHS相比,提出的算法节约17%～65%功耗,并且适用于更多类型的处理器.     

空分和频分混合接入方式下的无线资源调度算法

为进一步引入分集增益以提高无线资源频谱利用率,针对多用户多输入多输出-正交频分复用(MIMO-OFDM)系统下行传输,提出联合OFDM和多用户空间复用MIMO混合接入方式下的用户调度和功率分配算法。采用这种混合接入方式不仅能够通过频率信道和空间信道的调度产生多用户分集增益,而且能有效避免空分复用(SDMA)中频率复用产生的共信道干扰问题。在资源分配上,基于广义处理机共享(GPS)优化模型提出基于信道状态的并行加权公平队列(Cap-WFQ)调度和功率分配算法,算法在保证多媒体用户的最小数据率要求的同时优化系统的吞吐量。     

空分和频分混合接入方式下的无线资源调度算法

为进一步引入分集增益以提高无线资源频谱利用率,针对多用户多输入多输出正交频分复用(MIMO-OFDM)系统下行传输,提出联合OFDM和多用户空间复用MIMO混合接入方式下的用户调度和功率分配算法。采用这种混合接入方式不仅能够通过频率信道和空间信道的调度产生多用户分集增益,也能有效避免空分复用(SDMA)中频率复用产生的共信道干扰问题。在资源分配上,基于广义处理机共享(GPS)优化模型提出基于信道状态的并行加权公平队列(Cap-WFQ)调度和功率分配算法,算法在保证多媒体用户的最小数据率要求的同时优化系统吞吐量。     

面向多发射架构ASIP的定制功能单元的自动生成

现有定制功能单元生成算法既没有考虑发射架构的配置情况,也没有考虑关键路径的改变,因此在面对多发射架构处理器时,其性能提高效果有限.该文基于有向无环图,通过分析对比特定配置下备选节点对应用的多方面影响,使用逐点生长的方法,提出了一种新的面向多发射架构特定应用指令集处理器(ASIP)的定制功能单元自动生成算法.结合3种不同...     

基于Xscale与FPGA的微小型飞行器控制系统的硬件设计

以微小型飞行器为控制对象,设计了一种基于Xscale FPGA的双芯片微小型数字控制系统.该系统用基于Xscale架构的微处理器处理导航算法和控制算法,用FPGA处理外部信号核心.选择嵌入式Linux作为软件平台,完成了Bootloader设计、嵌入式Linux的裁减和主要器件FPGA的驱动设计.针对FPGA所需处理的信号,设计了用于A/D采样的硬件电路,采用硬件描述语言对电路模块进行了软件设计.实验测试结果表明,该系统具有较高的集成度和较好的实时性.     

用混合分析方法设计供电质量分析仪

通过对电能质量常用算法优缺点的分析,设计了快速傅里叶变换(FFT)和小波分析相结合的混合分析算法.此算法能够根据信号是否具有突变而选取合适的分析过程.描述了主要算法的设计原理及基于DSP处理器的硬件设计,并通过仿真验证了算法的可行性.     

一种适用于MIMO SC-FDMA系统的高效时域信道估计

提出一种由Golay互补序列构造双边梳状导频的低开销时隙结构和时域信道估计方案,其适用于时变频率选择性衰落信道中的MIMO SC-FDMA系统.结合左循环移位的快速周期Golay相关和右循环移位的快速周期Golay相关,提出一种在时域中高效实现MIMO信道估计的对称格形结构.对比采用快速傅里叶变换的频域信道估计方案,采用该格形结构实现时域信道估计,其计算复杂度显著降低.低复杂度能降低处理器功耗,有助于实现"绿色通信".仿真结果表明,在高速移动信道中,对于信道估计均方误差和平均误码率性能,提出的方案具有优势.     

基于单片机控制的智能化变频逆变电源研制

基于微处理器智能化和功率器件IGBT高速大电流的特点，研制出超音频调制频率的逆变电源，讨论了系统的硬件、软件设计和正弦脉宽调制（SPWM）波的生成和输出稳压方案的设计，提出了一种软件实现SPWM波的新方法。实验数据表明该系统具有良好的稳压性能和很小的波形失真，并且能够进行自检测、过流、过压、过热和短路保护等功能。     

Optimized Implementation of the FDK Algorithm on One Digital Signal Processor

This paper presents an optimized implementation of the FDK algorithm on a single fixed-point TMS320C6455 digital signal processor(DSP).Software pipelining and proper configuration of the data transfer enables a 2563 volume to be reconstructed in about 42 seconds from 360 projections with very good accuracy.This implementation reveals the potential of modern high-performance DSPs in accelerating image reconstruction,especially when cost and power consumption are emphasized.