高性能数字电视调谐器本振的设计与实现

在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.     

直接数字频率合成器频谱性能分析

对直接数字频率合成器DDS(Direct Digital Frequency Synthesizer)的频谱性能进行了相关分析．在DDS频谱性能量化理论基础上,从相位噪声以及非线性余弦函数映射两个方面对DDS输出信号频谱纯度性能优化．对于硬件结构以及相关参数均确定的DDS而言,其频谱特性将随着频率调节字FFTW的变化而变化．研究结果表明,若字长M为32bit,只需要计算出FFTW为2^0,2^1,…,2^31时所对应的信噪比SSNR值即可,取其中最小值来衡量DDS的频谱特性．基于上述量化方法,可以通过调节DDS系统中不同参数值或结构,计算它们对应的SSNR,从而得到最佳性能的设计方案．分别对相位截尾误差以及非理想SCMF产生的误差进行优化．为进一步提高DDS的频谱纯度,可以对非理想SCMF误差进行优化．通常SCMF由只读存储器查找表和插值算法组合而成．ROM表可以很容易取到相应角度对应的正余弦函数精确值,但是插值算法总会带来一定的运算误差．文中提出一种自动调节算法能够实现对非理想SCMF误差的优化．     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

直接数字频率合成器频谱分析

通过严格的数学推导，得到DDS输出信号的时域表达式和频谱表达式。不论DDS系统是否有相位截断，这些表达式均成产，为精确计算DDS的杂散抑制度提供了方便。     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

基于ROM压缩算法的直接数字频率合成器设计

描述了基于ROM压缩算法的直接数字频率合成器(DDS)的特点和原理,有效地降低DDS的杂散,给出了一种用Altera CPLD器件(EPM1270T144C5)实现方案,同时给出了系统外围电路的设计方法及测试结果.     

C波段数字锁相频率合成器的设计

介绍了一种C波段频率源的设计和实现方法.采用数字锁相环技术实现了C波段锁相频率合成器,其输出频率为6.4 GHz,功率大于10 dBm,相位噪声优于-74.1 dBc/Hz@1kHz.该频率合成器满足设计目标,可用广泛用于各种通信和测试设备中.     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

基于TC9181的数字锁相频率合成器的设计

文章介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片TC9181的工作特性,给出了基于集成锁相环芯片TC9181的“吞除脉冲”式串行数字锁相频率合成器设计方法,为高频频率合成器的设计提供了一个较好的思路。     

直接数字频率合成器AD9852的原理及应用

AD9852是美国AD公司生产的新型直接数字频率合成器(DDS),是一种使用方便灵活、功能较强的芯片。这种商用集成芯片可用于本振合成回路,高精度时钟发生器等。介绍了AD9852的工作原理、功能及其在本机振荡器中的应用。     

基于DDS的高频率高精度信号发生器

为满足现代电子测量和无线电通信领域对激励源的需求, 采用DDS(Direct Digital Synthesizer) 芯片AD9854ASVZ 设计一款高频率高精度信号发生器。ARM Cortex-M3 内核的STM32F103VE 芯片作为系统的MCU(Microcontroller Unit); 在MDK-ARM 平台下用C 语言开发主监控程序和信号产生程序; 利用Python 工具在PC(Personal Computer)端编写人机交互界面, 通过串口实现PC 与MCU 之间通信; 设计低通滤波电路和多级放大电路对产生的信号进行噪声(杂散)抑制和幅度控制。测试结果表明, 该信号发生器输出信号失真小, 精度高,频率范围宽, 具备较好的稳定性。输出正弦波、方波的频率范围为DC ~150 MHz, 频率漂移100 PPB(Part Per Billion), 频率分辨率1 滋Hz, 输出信号幅度峰峰值可在10 mV ~20 V 范围内, 以10 mV 步进调节。技术指标满足大部分外场实验和工业应用的需求。     

基于直接数字频率合成的变频条纹生成方法

针对时间相位重建算法存在的实时性差的缺点，提出了一种可以快速生成并获取二维编码条纹图的方法．该方法利用直接数字合成器驱动的声光偏转器使2束相干光分别发生布喇格衍射，2束衍射光相交后发生干涉，获得干涉条纹．通过调节直接数字合成器的频率控制字改变干涉条纹的空间频率．依据该原理建立的系统可以完成变频条纹图的实时投影与采集，对采集到的变频条纹图进行处理后可以获得物体的三维数字像．实验表明每幅条纹图的投影及采集用时10ms左右，该投影及采集装置可以应用于实时性要求高的三维传感系统中．     

电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上 ,给出单端输出电压型电荷泵锁相环的两种设计方法 :直接近似为电流型输出 ;串接电阻转换为电流型输出 .实验验证了其正确性 ,从而纠正了 Motorola公司设计方法的错误     

基于DDS的激光自混合干涉信号模拟发生器

激光自混合干涉技术是一种新型光干涉传感测量技术,可用于微位移、微振动、距离、形貌以及激光器线宽展宽因数等物理量的测量.在这些测量传感器研制开发过程中,若有一台激光自混合干涉信号模拟发生器,将会使处理电路的调试工作更加方便.以直接数字频率合成(DDS)技术为核心、ATmega32单片机为工具设计了一种激光自混合干涉信号模拟发生器,能够合成48种激光自混合干涉信号,合成频率能在50~1400 Hz之间调节,幅值在0.4~10 V区间内连续可调.此信号发生器为基于激光自混合干涉的传感器设计制作提供了基础.     

数字调谐系统的SOC设计

介绍了一种应用于SOC设计的设计流程。此数字调谐系统由于采用了SOC技术。所以较以前由多个芯片拼接而成的DTS系统,在降低了芯片成本的同时,系统性能和稳定性也有了大幅度的提高。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

基于DDS技术的chirp信号产生系统

线性调频信号(chirp)是一种具有良好的脉冲压缩性能及分辨能力、较为成熟和应用最广泛的一种脉冲压缩信号。本文介绍了基于DDS技术产生线性调频信号的硬件和软件方案。实际应用结果表明所产生的chirp信号稳定性好、分辨率高、抗干扰等一系列优点,能满足工程的要求。     

一个1.5V低相位噪声的高频率LC压控振荡器的设计

介绍了一种适用于DCC-1800系统的压控振荡器的设计,中心频率为3．6GHz．分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3．6GHz压控振荡器器件尺寸的优化分析．采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc／Hz,调谐范围达到26．7％．VCO电路在1．5V电压下工作,静态电流为6mA．