基于DM642的x264源代码的汇编优化

为提高H.264编码速度,在DM642上对x264源代码进行汇编语言改写优化.其中DCT变换和帧内预测选择进行线性汇编优化,SAD函数进行并行汇编优化.对原代码和改写后的代码对其运行时钟周期进行测试,实验结果表明以上操作减少了代码执行所需的时钟周期,提高了编码器性能.     

H.264编码技术分析

H.264是ISO与ITU/T联合制定的最新视频压缩标准。其编码器均采取了帧内DCT/帧间DPCM的混合结构。本文试图对H.264视频编码技术作以简单的介绍。     

基于Android系统的H.264视频监控设计

为解决移动终端传输视频图像质量低、传输速度慢的问题,将移动互联网中的Android系统开发技术和H.264视频编码方法相结合,设计并实现了H.264视频监控。采用了将Andro
id系统移植到ARM（Advanced Risc Machines）平台的方法和ARM平台采集视频数据的方法,分析了Android操作系统架构及其启动原理。该H.264视频编码采用基本档次的编码方法,平均峰值信噪比（PSNR：Peak Signal to Noise Ratio)达到38.210 dB,编码帧速率达到136.66 帧/s,与主要档次和高级档次的编码方法相比,具有更高的编码帧速率,实现了实时稳定的视频监控效果。     

基于分层判断的x264快速模式选择算法

针对高度优化的x264模式判断算法进行了研究,准确定位了其中仍存的冗余点.在此基础上,基于层次化思想,对模式判断流程进行了重新组织,提出了帧间辅助模式失效条件、帧间主要模式有效条件以及相应的模式选择算法.实验表明,所提算法在几乎不损失压缩质量的前提下使编码速度得到了显著提升.此外,该算法不仅适用于P帧,而且适用于B帧,能够全面提升x264编码器的编码速度.     

基于H.264的无线局域视频通信终端的研发

为满足实时视频通信系统的连续性和传输速率,提出对视频数据进行H.264编码并通过流媒体方式进行无线传输的方案.系统采用S3C6410内部自带的硬件编解码模块MFC(Multi Format Codec)进行H.264标准的硬编码,并深入研究了H.264视频数据基于实时传输协议(RTP:Real-time Transport Protocol)的打包方式及网络传输方法,最终通过Wi-Fi网络发送到接收端,实现了C/S架构下的H.264视频传输.测试结果表明,该系统满足实时视频通信的要求,硬编码的帧率达到30帧/s,同时具有压缩比高、传输稳定等优点.     

基于H.264的无线局域视频通信终端的研发

为满足实时视频通信系统的连续性和传输速率, 提出对视频数据进行H.264编码并通过流媒体方式进行无线传输的方案。系统采用S3C6410内部自带的硬件编解码模块MFC(Multi Format Codec)进行H.264标准的硬编码, 并深入研究了H.264视频数据基于实时传输协议(RTP: Real-time Transport Protocol)的打包方式及网络传输方法, 最终通过Wi-Fi网络发送到接收端, 实现了C/S架构下的H.264视频传输。测试结果表明, 该系统满足实时视频通信的要求, 硬编码的帧率达到30帧/s, 同时具有压缩比高、 传输稳定等优点。     

基于CUDA的运动估计算法研究

运动估计是H.264视频编码器中复杂度最高、耗时最长的模块.本文介绍了运动估计的基本原理以及全搜索算法FS(Full Search)和钻石搜索法DS(Diamond Search)等经典的运动估计算法,并引入了基于CUDA的运动估计算法:全域消除GEA算法和基于CUDA的并行FS算法,有效地提高了H.264视频编解码速度.     

H.264帧内预测快速算法

帧内预测是H.264视频编解码标准中一项重要的技术,极大地提高了H.264的编码效率。然而,帧内预测的亮度块有13种预测模式。为选出最佳模式,全搜索算法需要花费极大的计算量。为了降低帧内预测的复杂度,提出了一种基于变换域的快速帧内预测算法。实验结果表明:与全搜索相比,改进的算法在保持PSNR基本不变和码率增加很小的情况下,使帧内预测编码的速度提高70%左右。     

基于视觉特性的面向H.264的自适应全零块预先判别

从H.264整数离散余弦变换(DCT)变换与量化的原理出发,考虑人的视觉特性的影响,给出了适用于H.264中整数DCT变换的全零系数块的判别准则,并根据这一准则,给出了无误判情况下的判别阈值.实验结果表明,与其他的判别方法相比,本文所提供的阈值在不影响编码质量的基础上,降低了编码器的运算量.     

基于H.264的多描述视频编码方案以及整帧丢失的误码掩盖

为增强视频传输的稳健性和提高视频传输的质量,提出了一种基于H.264的多描述视频编码方案以及整帧丢失时的误码掩盖方案。该方案在编码器端编码之前进行必要的预处理工作,利用标准的H.264编码器产生多描述码流及相关的编码信息,在解码器端解码之后进行必要的后处理,再根据接收到的编码信息进行多路视频的加权合成以得到较好的视频质量。整帧丢失时的误码掩盖方案利用其他描述正确解码的相应帧进行替换的方法,误码掩盖之后进行视频加权合成。实验结果证明该方案在各种条件下均取得了相当大的增益,特别是当2路视频质量相差较大时,增益可以达到2.38 dB,在发生整帧丢失的时,也有几个dB的增益。     

H.264/AVC视频编码原理及主要技术

介绍了H.264/AVC编码器、解码器的原理,分析了H.264的主要技术如分层设计、帧内预测编码、帧间预测编码等。     

H.264/AVC帧内4×4块预测模式选择算法研究

H.264/AVC是新一代的视频编码标准,其采用空间域上的帧内预测技术,进一步提高了编码效率.但由于H.264/AVc帧内预测模式较多,使帧内预测的计算复杂度大幅提高.在详细分析帧内预测模式选择过程的基础上,提出了一种率失真优化(rate distortion optimization,RDO)模式下的快速Intra_4×4模式选择算法.实验结果表明,该算法缩小了模式搜索范围,从而大幅度降低帧内预测的复杂度,并且基本保持了H.264/AVC的编码性能,同时对空间变化较快的视频序列算法性能更为有效.     

H.264/AVC视频编码优势及其在IPTV中的应用

H．264／AVC是目前最新的视频压缩标准。本文首先简要介绍视频编码标准化组织和现今热门的IPTV技术。然后详细分析研究了H．264／AVC的关键技术优势,包括压缩率和图像质量提高、抗丢包和抗误码性能增强、网络适应性加强,及其在IPTV方面的应用。     

H.264编码模式选择快速算法研究

H.264编码标准采用了率失真优化的方法,对各宏块的编码模式逐一进行优化选择,大幅度提高了编码效率和编码质量,但同时也带来了很高的运算复杂度。该文对宏块最佳编码模式进行统计分析,据此在宏块模式选择过程中设计提前终止策略;同时结合宏块的运动和纹理信息分析,根据宏块的特征来选择编码模式。该快速模式选择算法有效地避免了不必要的模式选择过程,大大降低了编码复杂度,加速了编码过程。仿真结果表明,该算法可将编码时间平均降低84%。     

视频编码中的隔行编码技术研究

隔行编码技术是将一帧图像分成两场来进行编码的一种视频图像编码技术。本文通过对H.264／AVC中使用的帧场编码方式、图像级帧场自适应和宏块级帧场自适应编码方式的介绍与分析,找出帧场编码方式各自的优缺点,并通过分析总结得出帧编码和场编码方式各自适合的不同图像序列。     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

一种新的H.264/AVC标量量化并行VLSI结构

针对H.264视频编码标准关键技术52级标量量化的VLSI实现过程中,传统结构的速度和面积不能有效满足H.264在高速高并行编码应用中的实时要求,通过采用部分CSD码无符号压缩移位加法树、参考电平连线、对量化系数和步长重新进行分组分段编码等方法,有效替代了H.264标量量化过程中出现的矩阵乘法、查表、除法等不利于硬件加速的算法,提出了一种非常适合流水加速的基于4×4块并行的VLSI结构,通过控制级联加法器级数就可以有效调节其速度性能,当级数为2时,其块处理速率可以达到121.6MHz, 能够满足4096×2304@120Hz视频的实时处理要求。该结构在面积和功耗方面较传统结构也有较大的改进,采用SMIC 0.13μm工艺单元库,综合时钟频率设为100MHz时,等效门和功耗分别节省了38%和30％。     

一种H.264／AVC解码器关键技术的设计

本文提出了H.264/AVC解码器的系统结构及其核心单元总体结构的设计研究方案.重点包括系统的流水线设计、双总线设计以及IDCT变换、帧内预测、帧间运动补偿等关键模块的设计与大规模逻辑实现.硬件解码部分在200 MHz 系统时钟时可以实时解码H.264 High 4:4:4 profile 4.0 level码流.     

一种改进三步搜索算法的设计与实现

在对现有三步搜索算法研究的基础上,对其进行了并行设计与实现,针对提出的并行设计方案在多处理机上进行了试验.试验结果表明:并行后的三步搜索算法编码速度平均提高了1.67倍以上.