基于ATF54143的2.45GHz平衡式低噪声放大器设计

为了实现放大器在2.4～2.5 GHz范围内低噪声、高增益、输入输出阻抗匹配等性能指标,通过ADS2011仿真软件优化设计硬件电路,提出并加工制作了基于ATF54143的新型平衡式低噪声放大器.实测结果表明,该平衡式低噪声放大器的噪声系数低于3 dB,增益高达10 dB,输入端驻波比小于1.5,且输出端驻波比小于3.测试过程中发现在保证噪声系数较小的情况下,通过选取合适的偏置点可以明显地提高放大器的线性度.提出的平衡式低噪声放大器可以较好地应用于无线局域网领域,具有较强的实用价值.     

基于ATF-33143设计的低噪声放大器

采用单电源供电模式,设计了一个基于E-PHEMT晶体管ATF-33143的两级低噪声放大器。在本文中采用Agilent公司的ADS对电路进行了匹配并进行了优化,最后通过S参数仿真得到了低噪声放大器的各项参数,在1.805~1.880 GHz频率范围内噪声系数小于0.45 dB,带内增益大于30 dB,输入驻波比小于2.0 dB,输出驻波比小于1.5 dB。仿真结果表明,该设计满足性能指标要求。     

宽带平衡式低噪声放大器的研究与设计

为解决低噪声放大器设计时带宽和驻波的问题,提出一种结合平衡放大结构和负反馈技术设计宽带低噪声放大器的方法。采用ATF38143晶体管,利用ADS软件对其进行匹配优化,以自偏压的形式提供负压简化电路,通过并联谐振电路调节增益平坦度,设计出一个工作在1.5~2.5 GHz内、端口驻波小于1.4,噪声系数优于0.55、最大增益大于14 dB、带内增益平坦度优于2 dB的宽带低噪声放大器,很好地解决了低噪声放大器的带宽和驻波问题。     

L波段低噪声放大器的设计与仿真

选用Agilent公司的PHEMT晶体管ATF-54143,设计了一种基于负反馈技术的L波段低噪声放大器。其匹配网络是由集总元件与微带共同组成,使用Micrcowave2002对整个电路进行优化设计。在1～1.5GHZ的频率范围内,低噪声放大器噪声系数小于0.6dB,输入/输出驻波比小于1.5,增益大于20dB。     

1～9 GHz超宽带温度补偿低噪声放大器的设计

超宽带低噪声放大器是可重构射频前端、宽带相控阵雷达必需的芯片,其性能直接影响系统的灵敏度.展示一款集成温度补偿有源偏置电路的超宽带低噪声放大器,该放大器采用新型温度补偿有源偏置电路,能有效地降低工作环境温度变化导致的增益波动;同时,通过带宽扩展技术提高晶体管高频增益,实现9倍频程的工作带宽.该款芯片基于0.15μm GaAs pHEMT工艺设计制造,尺寸为2 mm×1.2 mm.测试结果表明,该低噪声放大器在5 V工作电压下,功耗为125 mW;工作频率为1～9 GHz,频带内噪声系数小于1 dB,增益大于25 dB,输入输出回波损耗小于-10 dB,输出1 dB压缩点大于10 dBm;在-55～125℃工作环境下,芯片增益波动小于1 dB.     

一个2.4 GHz集成的SP3T射频开关和低噪声放大器

基于90 nm SOI CMOS工艺实现的应用于无线局域网的2.4 GHz集成的单刀三掷（SP3T）射频开关和低噪声放大器.射频开关采用了一种低功耗的等效负压偏置方法,该方法能够在不使用负电压的前提下使关断状态晶体管获得等效的负压偏置,从而提高射频开关的线性度.低噪声放大器采用了负反馈技术和导数叠加技术提高线性度,利用导数叠加技术减小低噪声放大器的三阶非线性,进一步提高了负反馈低噪声放大器的线性度.低噪声放大器与射频开关集成,并带有Bypass衰减通路.测试结果表明,射频开关的发射支路实现了0.95 dB的插入损耗和34 dBm的输入1 dB压缩点,蓝牙支路具有1.68 dB的插入损耗和30 dBm的输入1 dB压缩点.在2 V供电下,接收支路在高增益模式下具有15.8 dB的增益,1.7 dB的噪声系数和7.6 dBm的输入三阶交调点,功耗28.6 mW,在Bypass模式下具有7.2 dB的插入损耗和22 dBm的输入三阶交调点.     

X波段低噪声放大器设计

从获取最小噪声系数角度来进行电路设计,采用Avago公司的0.2um GaAs pHEMT工艺芯片(T=18GHz),设计了工作于X波段(9-11GHz)的两级宽带低噪声放大器。测试结果为:在9-11GHz,噪声系数小于1.15dB,最小噪声系数在9.8GHz为1.015dB,功率增益在所需频段9-11GHz大于24dB,输入和输出回波损耗均小于-10dB。     

2.8～8.5 GHz全集成高增益低功耗超宽带低噪声放大器设计

为了在不增加功耗的前提下提高低噪声放大器的增益,本文通过引入电流复用技术,并将偏置管兼作放大管,设计出一款全集成高增益低功耗超宽带低噪声放大器。采用TSMC公司的0.18μm CMOS工艺和Cadence软件对本低噪声放大器电路进行前仿真和后仿真。仿真结果表明,在1.5V的电压供电下,整个电路的功耗(power consumption,PD)为11.7mW,在2.8~8.5GHz的频段内,噪声系数(noise figure,NF)为3.05~4.1dB,正向增益(S21)为18.2~19.9dB,输入回波损耗(S11)、输出回波损耗(S22)均小于-10dB,群延迟为130~320ps,在6GHz处,三阶交调点IIP3为-12.16dBm,达到了设计目标。该低噪声放大器具有高增益低功耗的特点,可用于对增益和功耗要求都较高的接收机中。     

基于功耗约束的电容交叉耦合低噪声放大器

本文在TSMC0.18μm CMOS工艺下,采用差分电路结构,通过功耗约束的噪声优化方法设计了一个2GHz下的CMOS无线射频接收模块低噪声放大器。本文使用限定功耗的噪声优化方法设计放大器的器件参数,并且在电感负反馈cascode LNA的基础上引入一对交叉耦合的电容,消除了寄生电容的影响。通过EAD工具ADS2009软件对电路进行仿真,仿真结果表明本文所设计的低噪声放大器在1.8V供电下的主要参数为23.23dB的增益、0.778dB的噪声指数及11.5mw的功率消耗。     

单片接收机射频前端电路设计与仿真

无线通信对射频接收机的低功率、低成本、小型化要求较高。本文提出了基于 IEEE 802．16协议的低电压接收前端系统和模块的设计方案,给出了三级级联的低噪声放大器和双正交下变频混频器的设计电路。仿真结果显示该放大器在增益、噪声、线性度等指标上均达到要求,双正交下变频混频器镜像抑制度达52 dB以上,对低噪声放大器和混频器级联电路的仿真结果表明,该级联电路能够达到接收机RF前端电路的设计要求。     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

Development of cryogenically-cooled low noise amplifier for mobile base station receivers

A new circuit model for designing and manufacturing an S-band low noise amplifier(LNA) with the software,Advanced Design System(ADS),is introduced in this paper.The proposed model involves shunted impedance at the grid to achieve a stable LNA without measuring the S-parameters of transistors at low temperatures.The LNA was measured over the operation band of 2.2-2.3 GHz,which has input and output standing wave ratios below 1.2.The noise figure of the manufactured LNA was about 0.2 dB and the gain was above 22 dB,which indicated that our LNA worked well at 77 K.     

100MHz～1.1GHz超宽带低噪声放大器的CAD设计

低噪声放大器是射频前端的关键部件。针对超宽带低噪声放大器实际应用中对带宽、增益、噪声等要求,本文基于多级反馈技术,使用Aglient EDA工具ADS进行全面的仿真分析和优化设计。实现了一种较好的超宽带、低噪声、带内平坦度和良好端口匹配的高效宽带放大器。     

移动通信基站前端LNA的设计与仿真

以FET管ATF36077实现基站接收机前端的低噪声放大器(LNA).首先根据设计指标确定FEIT管的直流工作点及偏置网络;其次通过输出端并联电阻元件以及对器件源端的电感值进行优化,以保证放大器工作的稳定性;最后以最小噪声系数和最大增益要求设计输入和输出匹配网络.结果表明:工作频率为1.92～1.98 GHz时,既可满...     

低功耗高线性度超宽带低噪声放大器的设计

提出了一种具有低功耗、高线性度、高增益、低噪声的放大器.该电路采用共栅结构实现输入匹配,正向衬底偏置技术与电流复用技术降低功耗,后失真技术提升线性度.实验仿真结果表明,所设计的低噪声放大器在低功耗条件下各方面性能良好.     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.