软件无线电中多速率信号处理设计及仿真

针对软件无线电中的采样率转换问题,提出了一种先抽取再内插来实现采样率转换的结构,讨论了与之相应的CIC滤波器、HB滤波和多相滤波器的设计,结合各滤波器的特征,对各抽取器关键参数的选择进行了分析,实现了整个抽取系统从输入到输出的仿真,完成了多采样率的变换.     

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

多速率信号处理技术的实现研究

从实现采样率转换的方法、信号的整数倍抽取、信号的整数倍插值、抽取与插值结合的采样率、抽取和插值的滤波器实现等方面对多速率信号处理技术的实现进行了研究.     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

宽带全数字接收机的分数倍采样率变换

传统分数倍采样率变换方案应用于宽带全数字接收机系统时,部分数字电路处理速率将高达GHz量级,这成为系统数字实现的瓶颈。该文从分数倍采样基本原理出发,通过对升采样与多相滤波器级联响应进行推导分析,得出一种改进的分数倍采样率变换方案,使得高时钟数字电路得以避免。改进方案与传统方案的电路综合结果对比证明了理论分析的正确性。结果表明,改进方案对数字器件处理速率的需求仅为传统方案的1/min{I,D},且不受采样率变换比例I/D的影响,I与D分别为内插倍数与抽取倍数。     

软件无线电中的降采样率技术

为了解决软件无线电通信系统中频采样之后的极大数据量,在基带处理部分对DSP的计算压力,其接收机中采用了数字下变频技术.笔者重点研究数字下变频技术中的降采样率问题,对降采样率技术的单级整倍数和多级整倍数抽取实现方案进行了详细的分析对比,并利用MATLAB完成了仿真分析.仿真结果表明:同等技术指标下应优先考虑多级二倍数抽取,其次考虑多级整倍数抽取,尽量不使用单级整倍数抽取方案.该结论对如何选择合适的降采样技术实现方案,在实际应用中具有指导意义.     

多级抽取滤波器的VLSI实现

采用基于ＲＯＭ的可编程方案,实现了ΣΔＡＤＣ中多级抽取滤波器。梳状滤波器用作多级抽取的首级,使用全加器和全减器实现,剩余４倍抽取采用两级半带滤波器和升幅ＦＩＲ实现。这些滤波运算采用一个ＡＬＵ分时进行,运算控制字存于ＲＯＭ中,仅需对ＲＯＭ编程即可实现不同的滤波器。     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

MAX125与DSP在电力系统参数采集中的应用与设计

介绍了基于TI公司TMS320VC5416 DSP和14 bit A/D芯片MAX125在电力系统参数采集系统中二者的接口设计,并详细介绍了A/D转换的控制和实现过程的软件程序实现.该系统可通过RS-232总线与PC机之间实现数据交换,它具有体积小、功耗低、使用方便、处理数据量大、处理精度高、性价比高等优点.     

全井钻头序列优化组合及参数优选①

钻井过程中,全井钻头类型的优化是一个多阶段决策问题。本文根据系统工程理论,生成全井钻头序列优化组合多阶段决策树,并构造出全井钻头动态规划的状态转移方程、指标函数、由最小化理论寻求最优树枝途径,以此获得全井钻头序列优化组合及工作参数优选,这是深井、超深井钻井,缩短钻(建)井周期,获得高钻速、低成本的重要途径。     

人口抽样调查中用普查数据的比估计及其均方误差估计

本文主要讨论了分层三阶简单随机抽样下，在人口变动情况抽样调查中利用普查数据构成人口出生率，年出生人口，年中人口的比估计及其均方误差估计问题，也给出了分层三阶等距抽样下比估计的均方误差的两种估计公式。得出的结论也适用于一般的多阶抽样的比估计的情形。     

基于FPGA的简易逻辑分析仪设计

在嵌入式开发调试中，逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试．本设计应用VerilogHDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪，当逻辑信号的门限电压以0．25V为步长值在0．25V-4V之间变化时，具有16级采样速率，即可实现一个16通道的逻辑分析仪．     

基于直线检测的两种LFM信号时频变换性能的比较

为了比较Wigner-Hough变换(WHT)和Radon-Ambiguity变换(RAT)之间的差别,利用平稳高斯随机过程各态遍历特性,推导了RAT在采样点数较多的情况下,采样点数与输入、输出信噪比之间的关系表达式.从变换的实现方法、运算量及分辨率等方面与WHT进行了比较.仿真结果表明,基于解线频调法的WHT更适合低信噪比下线性调频(LFM)信号检测和估计.     

吉林省残疾人健康状况和卫生需求的研究

通过抽样选取长春地区在册登记并持有残疾证的残疾者,评价吉林省残疾人的健康状况和卫生需求。方法：以长春地区为基点,抽样选取长春地区各市、县、乡在册登记并持有残疾证者,采用多阶段、分层抽样的方法,纳入受检者5 120例。结果①两周患病率为24.82%,其中以呼吸系统疾病为第一位,其次为循环系统,然后是消化系统,共1 112...     

迁安市农村居民卫生服务利用及影响因素分析

采用多阶段分层整群随机抽样方法,对迁安市农村居民的健康状况及其影响因素进行了调查,结果显示：人群的两周患病率为16.6%,慢性病患病率为21.6%,15岁及以上人口身心健康不佳的比例为29.2%,不同性别、年龄、文化程度、职业居民两周患病率有统计学意义,不同医疗保障制度居民两周患病率无统计学意义,不同性别、年龄、文化程度、职业、医疗保障制度居民慢性病患病率有统计学意义。     

岩石巷道二阶二段掏槽爆破优化分析

为了解决因矸石过大而导致出矸时间过长,进而影响整个巷道掘进的问题,基于应力波叠加原理和二阶二段掏槽技术,提出通过采用多阶段一次爆破的方式,对现有的爆破和施工参数设计进行优化,然后从分形的角度对爆堆进行分析。经过现场试验和块度分析后发现:多阶段掏槽一次爆破可以有效地控制矸石粒级分布,平均块度直径减小了5 cm,矸石大块率明显降低,分形维数有所增加;大幅度缩减出矸时间和打眼装药时间,分别减少30、60 min;月循环进尺提高22.2%,有效地保障了硬岩巷道的掘进效率。