共查询到19条相似文献,搜索用时 46 毫秒
1.
一种宽频带捷变频雷达频率合成器 总被引:4,自引:0,他引:4
应用大规模集成数字锁相环芯片,高性能晶振源,频率数字快捷电路,经过相位噪声分析和合成器优化设计,研制成功了具有工作频率高,输出频带宽,频率捷变快,相位噪声低,功率大,杂散低,抗干扰能力强和体积小的捷变频雷达频率合成器,满足了新一代雷达的要求。 相似文献
2.
3.
介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。 相似文献
4.
王安蓉 《渝西学院学报(自然科学版)》2005,4(3):30-34
介绍了一种片内带有520MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理,以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器. 相似文献
5.
王安蓉 《重庆文理学院学报(自然科学版)》2005,4(3):30-34
介绍了一种片内带有520 MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理,以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器. 相似文献
6.
面向移动通信系统设计了一种智能化锁相环频率合成器,运用了吞脉冲技术和锁相技术等技术,该频率合成器输出频率:138.025-167.000MHz,以25kHz为频道是隔,覆盖频道数可达1160个,具有较高稳定度,采用单片机对频率合成器进行运算和控制,可实现置频、取频、空闲频道搜索、纠错等功能。 相似文献
7.
CMOS锁相环频率合成器系统设计 总被引:2,自引:0,他引:2
在归纳总结现代集成电路Top-Down的设计流程的基础上,从系统的角度出发,提出电荷泵锁相环频率合成器系统参数的设计方法。并应用Matlab和Verilog-A对锁相环频率合成器系统进行建模和仿真。结果表明,系统参数满足设计要求,为晶体管级设计和物理版图设计提供坚实的基础。 相似文献
8.
实现对相位噪声的精确估计必须考虑环路中电阻噪声的影响。从建立并分析电阻噪声模型出发,设计了两种能满足基本技术指标的环路滤波器。用仿真手段对这两种不同的环路滤波器进行了仿真,清楚地表明了电阻对相位噪声的影响。最后的实验结果证明了这种估计方法的精确性。 相似文献
9.
锁相式频率合成器采用取样式或开关式鉴相器,会有重复频率的脉冲漏泄,导致寄生频的产生,频率合成器频谱纯度下降,本方法是将环路滤波器加以改进,并在文中进行讨论,实验证明,该措施对提高边频抑制能力,改善频谱纯度十分有效。 相似文献
10.
介绍了一种利用锁相环频率合成技术和数字波形合成技术组成的程控低频正弦波信号发生器,频率分辨率0.1Hz,输出正弦波频率和幅值的精度高,稳定性好,且失真度很低,电路简单,可靠,便于程控,可作为标准正弦信号源应用于高准确度仪表中。 相似文献
11.
将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器. 相似文献
12.
直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用. 相似文献
13.
The technology of DDS-driven PLL is introduced and a new scheme of frequency synthesizer which is suitable for SW SFH/MFSK
System is presented in this paper. Based on the special requirement of SW communication, a model of the scheme is given and
the results show that the frequency synthesizer has small frequency insteval (≤0.1 Hz), short switch pierod (<200 ms) and
high frequency stability as crystal oseillator.
Supported by the National Nature Science Foundation of China and the Advanced Research Foundation of National Defence
Gan Liangcai: born in 1941, Professor 相似文献
14.
The technology of DDS-driven PLL is introduced and a new scheme of frequency synthesizer which is suitable for SW SFH/MFSK
System is presented in this paper. Based on the special requirement of SW communication, a model of the scheme is given and
the results show that the frequency synthesizer has small frequency insteval (≤0.1 Hz), short switch pierod (<200 ms) and
high frequency stability as crystal oseillator.
Supported by the National Nature Science Foundation of China and the Advanced Research Foundation of National Defence
Gan Liangcai: born in 1941, Professor 相似文献
15.
16.
陈家林 《安徽工程科技学院学报:自然科学版》2000,15(1):61-66
用AD9850频率合成器、PIC1 6C65单片机、2 4LC0 1存储器等组成电力载波通信测试仪 充分发挥了DDS数字频率合成技术的优点 ,也发挥了PIC单片机I/O口多、指令速度快、外围元件少的优点 为提高研制质量、减少体积、降低成本提供了便利途径 相似文献
17.
频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统. 相似文献
18.
王自力 《安徽大学学报(自然科学版)》2004,28(3):50-54
介绍了直接数字合成(DDS)与锁相环路(PLL)的基本原理及利用DDS与PLL相结合的方法设计的频率合成源,并给出了该频率合成源的实例和达到的性能指标。 相似文献
19.
直接数字频率合成器频谱性能分析 总被引:2,自引:1,他引:1
对直接数字频率合成器DDS(Direct Digital Frequency Synthesizer)的频谱性能进行了相关分析.在DDS频谱性能量化理论基础上,从相位噪声以及非线性余弦函数映射两个方面对DDS输出信号频谱纯度性能优化.对于硬件结构以及相关参数均确定的DDS而言,其频谱特性将随着频率调节字FFTW的变化而变化.研究结果表明,若字长M为32bit,只需要计算出FFTW为2^0,2^1,…,2^31时所对应的信噪比SSNR值即可,取其中最小值来衡量DDS的频谱特性.基于上述量化方法,可以通过调节DDS系统中不同参数值或结构,计算它们对应的SSNR,从而得到最佳性能的设计方案.分别对相位截尾误差以及非理想SCMF产生的误差进行优化.为进一步提高DDS的频谱纯度,可以对非理想SCMF误差进行优化.通常SCMF由只读存储器查找表和插值算法组合而成.ROM表可以很容易取到相应角度对应的正余弦函数精确值,但是插值算法总会带来一定的运算误差.文中提出一种自动调节算法能够实现对非理想SCMF误差的优化. 相似文献