一种基于串行蝶形单元的快速傅里叶变换硬件设计

利用串行蝶形单元,设计出一种使用更少的蝶形单元、旋转因子乘法器和存储单元的快速傅里叶变换结构. 并且结合基22算法的特点,与基2 算法的串行蝶形单元快速傅里叶变换相比,进一步减少了硬件资源的使用,缩短了关键路径. 设计的16 点快速傅里叶变换在XilinxVirtex-4 上所需的slice 数量与其他构架相比减少了 5%,工作频率提高3%. 在XilinxVirtex-5 上所需LUTs 数量减少9%. 没有使用BRAM 和DSP48,节约了硬件资源. 此结构实现了高效率处理快速傅里叶变换,并可以通过增加处理单元级数扩展处理点数.     

一种应用于DC-OFDM系统的FFT处理器设计

设计了一种应用于双载波正交频分复用(DC-OFDM)无线通信系统的高速、低功耗快速傅里叶变换(FFT)处理器.为降低传统并行架构带来的硬件实现开销,提出了一种新型的结合FFT分解的多路并行架构,有效减少了实现所需的乘法器和加法器数目,在提高处理器数据吞吐率的同时,进行了芯片面积的优化.另外,采用提出的处理单元实现不同的基运算,并对基-2、基-22、基-23、基-24不同架构下的定点FFT运算所需的硬件开销进行定量分析,以选择最优的基结构.最后,介绍了旋转因子乘法器的设计.设计实现的128点FFT处理器采用SMIC 0.13μm CMOS工艺,芯片面积为1.44 mm2,最大数据吞吐率达到1GS/s,在典型工作频率500MS/s下的功耗为39.5mW.与现有其他128点FFT处理器相比,减小了面积,节约了功耗.     

一种高速2-D滑动FFT的设计实现

文章介绍了采用2-D快速傅里叶变换(fast Fourier transform, FFT)算法的滑动窗FFT的基本特性原理和硬件实现过程，完成了窗长256点、步长16点的2-D滑动窗FFT的专用集成电路(application specific integrated circuit, ASIC)设计。传统FFT算法受序列完整性的制约，时滞较大，无法满足某些高实时性信号分析领域的处理速度要求。该文采用滑动FFT算法，克服了传统FFT对序列完整性的依赖，设计的滑动FFT处理器使用2-D FFT压缩新序列计算时间，以基16蝶形运算器为核心，采用系数复用和高基Booth方法优化系数编码技术压缩乘法器的数量，减少电路面积。所设计的2-D滑动FFT完成单次滑动窗长的计算时间比传统算法节约了16.1%,变换结果与MATLAB的运算结果相比，信噪比(signal-to-noise ratio, SNR)大于130 dB。在TSMC 28 nm的工艺下，工作主频为600 MHz,面积为1 980μm×2 060μm。     

一种快速FFT处理器的地址生成方法

研究一种适用于VLSI设计的高速、低功耗快速傅里叶变换(FFT)处理器中操作数与旋转因子的地址快速生成方法.通过引入r进制数(r＝2,4,8,...)的概念对离散傅里叶变换(DFT)算法进行重新推导,并利用r进制数的运算规则得出了一种新的基r数的固定点与可变点长Cooley-Tukey FFT算法的地址快速生成方法.该方法还进一步减少了旋转因子的读取次数,并对可变点长FFT处理器中旋转因子的存储容量进行了压缩.     

OFDM/DMT中一种基于DIT-DHT的高效率FFT/IFFT结构

提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的RAM并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.     

基于多核架构适用于LTE标准的FFT算法研究与实现

基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%.     

基于FFT技术微波集成电路及阵列天线快速电磁仿真

该文开展了混合位积分方程(MPIE)的空域矩量法(MoM)对单片微波集成电路(MMIC)及阵列天线的全波分析,并采用了共轭梯度快速傅里叶变换(CGFFT)算法减少矩量法的内存需求与计算复杂度.并针对此方法必须采用等间距离散的限制,采用了基于快速傅里叶变换(FFT)技术的修正算法,包括稀疏矩阵规则网格方法(SMCG)、自适应积分方法(AIM)和预校准快速傅里叶变换方法(Precorrected-FFT).此类方法既保留了三角基函数精确建模的能力又具备CGFFT算法高效计算的优点,实现了对复杂结构、电大尺寸的微波集成电路及阵列天线的快速电磁仿真.     

基于MaxplusⅡ的短时傅里叶变换实现研究

文章对短时傅里叶变换(short-time Fourier transform,STFT)算法原理进行了研究分析,运用MaxplusⅡ软件设计实现了快速短时傅里叶变换的可编程逻辑器件,详细地研究了基4蝶形处理单元的设计和旋转因子的地址生成规律,在满足时频率分辨率的条件下提高了运算速率、降低了运算度,并在高速率运行环境下达到了低频信号设计要求,节省了硬件资源。通过软件仿真研究分析,证明该设计的合理性。     

超高速FFT处理器的研究

提出了在现场可编程门阵列(FPGA)上实现512点基-8快速傅里叶变换(FFT)算法的设计方案.方案采用了单芯片超高速的FFT处理器结构,满足了实时信号的处理要求.通过采用基-8算法、流水线结构以及32位的浮点数据,提高了FFT的运算速度并减少了FPGA内部的资源占用.本设计方案在100MHz的时钟下,完成了512点基-8 FFT运算需要,满足了高速数字信号处理的要求.     

间谐波检测的FFT算法改进和DSP实现

提出一种快速傅里叶变换(FFT)的改进算法,该算法利用FFT的衰减特性,只需要对FFT算法做简单的变换,就可以有效地消除频谱泄漏分量,实现非整数次谐波的精确检测,克服了传统FFT的缺陷. 该算法与加窗体FFT相比,具有相近的特性,在算法构造方面又比加窗体FFT算法更简单,因此该算法更加适合应用于存储资源有限的微处理器上. 为证明该算法应用于微处理器的方便性,设计了一套基于数字信号处理(DSP)的谐波检测装置,并对该算法进行了验证.     

FFT在CT图像重建中的应用

本文阐述利用快速傅里叶变换(FFT)进行CT图像重建的算法(即FFT算法)的原理及实现该算法的软件设计。为了提高重建图像的精度,又利用FFT填充特性对算法加以改进,还研究了FFT算法过程中的相位修正问题,最后给出了FFT算法对实验数据的重建结果。     

快速傅里叶变换的误差分析

分析了按时间抽取(DIT)基-2快速傅里叶变换(FFT)的误差,数据格式为二进制补码.给出了蝶形运算误差分析模型,利用FFT信号流图的特点,针对截断、舍入和收敛舍入3种量化方法,得到了准确的定点和块浮点两种FFT算法的均方误差上下限.最后给出了噪信比结果,并用Matlab对其进行了仿真,结果表明,块浮点FFT算法优于定点FFT算法,舍入和收敛舍入量化方法优于截断量化方法.     

并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

基-4FFT处理器的优化设计与应用

快速傅里叶变换(fast Fourier transform, FFT)因其高效而广泛应用于信号处理系统。文章通过分析按时间抽取的基-4FFT算法,针对1 024点设计了一款5级流水线型FFT处理器。在处理器结构中每级内采用蝶形运算单元的分时复用方法降低了硬件资源消耗;在5级连接结构设计中采用流水线技术提高算法处理速度。该处理器采用现场可编程逻辑门阵列(field programmable gate array, FPGA)进行验证,结果表明,在50 MHz的条件下,11.9μs即可完成1 024点运算,通过光电容积脉搏波检测应用验证了其正确性。     

LFMCW雷达测距系统及其信号处理算法的设计

设计了一款基于ARM单片机的线性调频连续波(LFMCW)雷达测距系统,其采用三角波调制的LFMCW雷达实现目标距离测量。介绍了LFMCW雷达的基本结构和实现目标距离测量的原理,并重点研究了LFMCW雷达测距系统的信号处理算法——快速傅里叶变换(FFT)和线性调频Z变换(CZT)联合的测距算法(FFT/CZT联合算法)的实现。经理论计算和MATLAB仿真分析表明,FFT/CZT联合算法可以显著提高计算效率和精度。     

任意点存储器结构FFT处理器地址策略

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88 MHz工作频率下功耗只有40.8 mW,非常适合LTE系统的应用.      

一种WCDMA基带信号处理方法的研究

无线基带信号的多模处理是目前宽带移动通信发展的趋势,WCDMA系统中典型的基带信号计算为有限序列的互相关运算。采用快速傅里叶变换(FFT)完成了WCDMA多径检测典型基带信号处理,与LTE基带信号典型的FFT运算统一,实现了WCDMA和LTE多种无线制式的基带多模共享处理资源。实验仿真结果表明,该方法在性能和计算量上都能满足实际应用需求。     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

基于Matlab GUI的离散信号谐波分析

通过分析周期信号的傅里叶级数和傅里叶变换的关系,为谐波分析提供理论依据。由于存在频谱泄露和栅栏效应,使用快速傅里叶变换(FFT)进行谐波分析时计算精度不高。为此,本文提出采用频域采样点数等于离散信号长度的离散傅里叶变换(DFT)进行谐波分析,可以有效的减小频谱泄露和栅栏效应带来的影响。通过模拟分析,验证了相比于FFT算法,该算法具有较高的计算精度。最后,基于该算法,使用MATLAB GUI制作了一款具有界面友好且便于数据处理的谐波分析软件,其中包含误差计算模块。利用该软件对多个信号进行谐波分析并计算误差,结果表明,误差的均方差和标准差均较小,由此进一步证实该算法是有效的。     

FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。