基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

DDS信号发生器在FPGA上的设计与实现

利用直接数字频率合成(Direct Digital Synthesis,DDS)技术,以现场可编程门阵列(Fieldprogrammable Gate Array,FPGA)芯片为载体,设计了一个信号发生器.该信号发生器能够产生频率、相位和幅度可调的周期信号.同时,DDS技术自身具有频率和相位调节功能,无需额外硬件调节电路.利用数模转换器基准电压可调特性设计实现了信号幅度调节.     

基于FPGA的DDS激磁信号源的设计

利用DDS技术,结合QUARTUS II、MATLAB等软件,在FPGA芯片上设计实现了一个频率可调的正弦信号发生器.DDS技术设计的信号相位变换连续、稳定度高、易于调整.经过软件设计和硬件验证,结果符合输出频率50Hz～20kHz可调的技术指标.DDS激磁信号源设计具有可靠性、可行性及控制的灵活性.     

基于2FSK国产ZPW-2000A铁路移频信号产生设计

国产ZPW-2000A型无绝缘轨道电路解决了调谐区断轨检查,减少调谐区分路死区等缺点被广泛使用于当代铁路运输。该文利用FPGA设计数字电路灵活性高、逻辑功能强等特点,介绍国产ZPW-2000A型移频信号产生机理,阐述直接数字频率合成DDS函数信号发生器的设计流程以及产生波形的原理,基于FPGA设计DDS模块,实现国产ZPW-2000A移频信号发生器的功能。设计结果证明,FPGA实现设计国产ZPW-2000A移频信号发生器具有系统性能稳定、频率可调、可靠性高、相位连续等特点,为铁路运输提供理论和实际应用。     

直接数字频率合成技术在信号发生器中的应用研究

利用直接数字频率合成技术设计信号发生器,输出的信号频率分辨率高、相位信息连续、频率转换的时间短、可靠性高等优点。系统以单片机和DDS芯片为核心,采用高性能的单片机实现整个电路的控制。本文介绍了DDS的典型结构,根据需求选择性价比较高的DDS芯片AD9852。最后给出DDS信号源设计的结构图。本系统通过软件编程和较少的辅助电路实现信号发生器的功能。     

DDS信号发生器的设计

利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成(DDS)原理以及以DDS为核心的信号发生器的设计,并给出了以单片机80C51为内核的FPGA的设计方案及信号发生器产生的仿真波形。     

FPGA/DSP高速稳定雷达发射机设计

针对采用直接数字式频率合成(DDS)芯片无法直接产生多种信号波形的情况,提出基于现场可编程门阵列(FPGA)和数字信号处理器(DSP)控制DDS来实现高速稳定雷达发射机的设计方案。首先,介绍了直接数字式频率合成的结构和原理。其次,设计了雷达发射机的硬件电路和软件编程,其中为提高雷达系统工作稳定性,保证DSP控制DDS产生稳定的波形信号,特别加入了对DSP工作状态进行监测和控制的模块电路。测试结果表明,设计的雷达发射机能够通过示波器输出稳定、实时的普通连续波、FSK信号、单频脉冲信号等多种波形,信号频率的范围在0~100 MHz,频率稳定度达到1%。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

一种基于FPGA的DDS信号发生器的设计

随着可编程逻辑器件的不断发展,利用DDS技术原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,具有成本低、在线更新、硬件开发软件化、操作灵活等优点.本文介绍了一种基于FPGA的DDS函数信号发生器设计,实现了输出100Hz～1MHz的正弦波、方波、三角波,频率设置等功能,具有一定的实用价值.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

基于三阶DDS的卫星信号多普勒模拟方法

研究基于现场可编程门阵列(FPGA)的高动态卫星信号多普勒模拟方法.建立了三阶直接数字频率综合(DDS)仿真模型,推导了输出相位表达式;分析了各阶累加控制字与卫星信号多普勒之间的对应关系,给出了参数设计准则.仿真结果表明,在具有加加速度的高动态环境下,该方法可实现对信号多普勒的高精度模拟.     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。