微波频率合成器中的两管平衡式脉冲鉴相器

本文阐述了一种用于微波波段的脉冲鉴相器的工作原理、主要参数的选择原则,并对其进行了取样效率的理论分析。文中以某一个兆赫脉冲锁相环为例给出了实际设计计算和性能测试结果。     

直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

双环式频率合成器两环的配合及参数最佳选择(摘要)

本文讨论了在超短波通信机的频率合成器设计中,采用双环式方案,来克服仅用单环时在各项技术指标中出现的矛盾。摸索出了双环的配合及参数最佳选择的思路和方法。并得出了几点带有结论性的见解。 1、当频率合成器采用双环式方案后,若两环的结构和工作频率配合得当时,主环的可变分频比N_1值可大大减小,继而低通型噪声的影响和寄生信号的影响皆可大大减弱。 2、由于主环鉴相器工作频率的提高,主环的频带可以加宽,这对抑制主环VCO_1的高通型噪声十分有利。 3、用实测得到的低通型和高通型噪声的数值     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．     

直接数字频率合成器(DDS)的实现方法

分析了直接数字频率合成器的基本算法和误差。研究了用可编程逻辑器件实现直接数字频率合成器的方法。提出了工程应用中注意的问题     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

内插法数字式频率合成器

内播法数字式频率合成器是改善频率合成器性能指标的一种改进方案。文中重点说明了内插法数字式频率合成器组成方式,环路计算,相位噪声分析。理论计算与实际测量大体相符。内插法数字式频率合成器是高中频全波段单边带接收机的频率源部分。它的性能指标优于三环数字式频率合成器,电路简单,制造容易,经与接收机信道部分联试证明,内插法数字式频率合成器性能良好。     

直接数字式频率合成器

本文详细介绍了直接数字式频率合成器的工作原理、组成框图和它的主要性能，并介绍了有关集成电路芯片。     

基于DSP-Builder的直接数字频率合成器(DDS)的设计

直接数字频率合成器(DDS)具有较高的频率分辨率,可以实现快速频率切换,在频率改变时能保持相位连续,很容易实现频率、相位和幅度的数控调制。     

基于FPGA的直接数字频率合成器(DDS)的设计

随着数字技术和器件水平的提高,一种新的频率合成技术——直接数字频率合成(Direct Digital Frequency Synthesis(简称DDS或DDFS)得到了飞速的发展。本文所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器,其主要是由相位累加器、加法器、波形存储器及滤波器等组成。本课题所设计出的DDS具有变频范围广,频率步进小、幅度和频率精度高,频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到100多MHz。     

锁相环频率合成器的应用

介绍了一种利用锁相环频率合成技术和数字波形合成技术组成的程控低频正弦波信号发生器,频率分辨率0.1Hz,输出正弦波频率和幅值的精度高,稳定性好,且失真度很低,电路简单,可靠,便于程控,可作为标准正弦信号源应用于高准确度仪表中。     

单片机控制的频率合成器

本文介绍 MCS-48系列8749单片处理器控制的频率合成器,详细讨论吞脉冲程序分频器技术及其关键部件——计数控制逻辑电路 CE12014,指出调试中应注意的问题和测量的主要指标.     

FPGA在数字频率合成器设计中的应用

采用直接数字频率合成技术是直接合成所需要波形的一种新的频率合成技术。随着新型FPGA芯片不断出现,为电路设计者提供了多种选择。如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。     

五千兆赫微波频率合成器

本文提出了一个微发频率合成器的设计方案。该方案用低频数字锁相环实现波道变换,用脉冲锁相环将频率倍频到微波波段。文中着重阐述了该合成器的主要部件——100兆赫模拟数字混合锁相环和1000兆赫脉冲锁相环的设计原理。     

宽频带数控频率合成器

根据频率合成技术，介绍一种宽频带数控频率合成器，对集成锁相环MC145152、双模分频器CE71C进行讨论，并研究对该频率合成器的仿真分析结果。     

DDS频率合成器的应用

用AD9850频率合成器、PIC1 6C65单片机、2 4LC0 1存储器等组成电力载波通信测试仪 充分发挥了DDS数字频率合成技术的优点 ,也发挥了PIC单片机I/O口多、指令速度快、外围元件少的优点 为提高研制质量、减少体积、降低成本提供了便利途径     

分数环频率合成器中的相位补偿原理

本文在介绍分数环工作原理的基础上,分析了分数环中的相位补偿原理,提出了实现方法。     

数字锁相频率合成器在移动通信中的应用

对数字锁相频率合成器的组成进行了介绍，对脉冲吞除技术进行了详尽的分析和阐述。在此基础上，对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析，着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。     

手机频率合成器电路分析

本文简要分析手机频率合成器电路的组成以及各组成部分的功能和作用,在比较新的手机中,本文涉及到的一些单元电路被集成到射频芯片中了,看不到独立元件,但是原理还是一样的。所以在下文中以一款相对较老的手机为例做分析,这样能更容易理解相关电路的原理。     

CMOS锁相环频率合成器系统设计

在归纳总结现代集成电路Top-Down的设计流程的基础上,从系统的角度出发,提出电荷泵锁相环频率合成器系统参数的设计方法。并应用Matlab和Verilog-A对锁相环频率合成器系统进行建模和仿真。结果表明,系统参数满足设计要求,为晶体管级设计和物理版图设计提供坚实的基础。