一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个奈奎斯特频率处的零点,得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下,调制器的信号噪声失真比只降低了3．1dB,这表明系数失配对该调制器的性能影响很小．     

一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声，提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个z=-1的零点，得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值，从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3b前馈分布型∑△调制器结构为原型，利用多抽样率系统和块数字滤波器基本原理，得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下，     

一种新型级联ΣΔ调制器系统结构

针对传统高阶级联ΣΔ调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联ΣΔ调制器系统结构.该结构的第1级采用2阶多位量化器的低失真ΣΔ调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶ΣΔ调制器,而不是传统级联结构中1阶或2阶ΣΔ调制器,降低了电路的复杂程度.系统仿真结果表明：在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种时间交织ADC的时间失配后台校准算法

利用输入信号的自相关特性设计了一种用于时间交织模数转换器(ADC)时间失配误差的自适应数字后台校准算法,该算法利用输入信号的自相关特性以及统计的方法,在后台将子通道的输出作相关运算以估计失配误差,再利用基于farrow结构的分数延时滤波器进行误差校正.误差估计部分和校准部分构成一个反馈环路,可以实现误差的实时跟踪和校正.Matlab仿真结果表明:当输入信号归一化频率为fin/fs=0.096 88时,经校准后,系统的SNR提高11dB以上,校准效果明显.该算法适用于任何类型的输入信号,且在硬件实现方面也比较简单,farrow结构实现的滤波器只用3~5阶就可以满足校准精度要求,特别适用于工程实现.     

一种基于专用DSP芯片的三相电参数测量系统

介绍了一种使用专用DSP芯片AT73C50 1、AT73C50 0的三相电参数测量系统 .该系统可以测量三相电的功率、功率因数、相电压、相电流、电网频率 ,提供了测量三相电参数的一种新颖、简便的实现方法 .     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

高精度Σ-ΔADC中的数字抽取滤波器设计

设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。     

一种新型基于两通道声表面波器件的全光纤调制器

研究了多通道声表面波与光纤中传播的光导波相互作用,推导出其相应的耦合模方程.研制了一种两通道声表面波全光纤声光调制器并进行了实验,理论分析与实验结果相符合.     

一种用于助听器的1-V 110-μW 105.5-dB 20-kHz CT-ΣΔ调制器

设计了一种应用于助听器的4阶连续时间单环单比特量化ΣΔ调制器.采用有源RC积分器实现连续时间前馈环路滤波.通过采用2级AB类放大器同时实现了低电压下积分器的低功耗和大电压输出摆幅.提出了用固定延时锁存比较结果的方法,消除了由量化器的信号相关延时带来的负面影响.调制器采用中芯国际0.13μm工艺,通过仿真显示,在20kHz信号带宽和128倍过采样率条件下,调制器的信号噪声失真比可以达到105.5dB.在1V电源电压下,调制器功耗仅为110μW.     

一种新型的Turbo码交织器的设计

设计了一种新的不等行列交叉循环交织器,该交织器能够克服分组交织器消除相关性不彻底的缺陷,同时也能很好地解决随机交织器重置低重量输入序列效果不明显的问题.仿真结果显示:将新型交织器用于Turbo码无线图像传输系统,可以获得更好的重建图像质量,表明新型交织器具有比分组和随机交织器更好的性能.     

一种应用于时间交织模数转换器的低抖动延迟锁定环

设计了一种适用于时间交织模数转换器的低抖动延迟锁定环,实现了12相时钟输出和6倍频输出功能.论文提出了一种基于信号通路切换的鉴频鉴相器,有效减小了工艺、电压、温度等对延迟锁定环性能的影响,优化了环路的抖动性能.延迟锁定环采用65 nm CMOS工艺设计,芯片面积90μm×110μm,版图仿真验证其工作频率范围40~110 MHz,电路整体功耗1.6 mW,锁定时间小于1.2μs,均方根抖动为8.1 ps,可满足模数转换器对时钟的要求.论文所采用的切换型鉴频鉴相器,相比于传统的鉴频鉴相器,其输出时钟的均方根抖动减小了19.3 ps.     

一种双采样38-μ W92-dB8-kHz带宽ΣΔ调制器

提出了一种应用于助听器的单环3阶开关电容ΣΔ调制器,采用双采样技术通过提高过采样率来改善调制器的性能,详细分析了双采样中电容失配的影响.为进一步降低功耗,OTA采用了class-AB结构,并对后级的运放进行了缩放.采用栅压自举技术消除了低压下CMOS开关的开通电阻由于栅源电压变化而引起的非线性问题.整个调制器过采样率128.后仿结果表明,在SMIC 0.13μm CMOS MIX Signal工艺下,输入信号为2 kHz时该调制器在8 kHz信号带宽内,达到了92 dB的信噪失真比.在1 V电源电压下功耗仅为38μW.核心版图面积为0.25 mm2.     

一种16位1-kHz88-μW Δ-Σ模数调制器

分析了一个应用于测量的16位精度开关电容Δ-Σ模数调制器.该调制器采用3阶1位单环包含局部谐振器的前馈结构,在保证其具有较大的输入信号允许范围的同时引入零点优化来提高信号/噪声失真比.整体电路使用TSMC 0.35μm混合信号CMOS工艺,采用Spectre进行仿真.结果表明,在信号输入带宽为1 kHz、超采样率128条件下,调制器的动态输入范围为102 dB;在信号为-3.5 dB满幅输入时,其最大信号/噪声失真比为97.84 dB.此外,在1.5 V供电电压下,调制器的功耗仅为88μW,表现出较好的低功耗高精度性能.     

一种新型的级联Sigma-Delta调制器的建模设计

文章提出了一种新型的级联Sigma-Delta调制器。传统的级联Sigma-Delta调制器需要数字逻辑部分来抵消第1级的量化噪声,数字部分与模拟电路之间的不完全匹配将造成误差泄露。为此,有学者提出了Sturdy-MASH(SMASH)Sigma-Delta调制器以及DNC-SMASH Sigma-Delta调制器来解决误差泄露问题。该文基于上述方法对二阶Sigma-Delta调制器进行了改进,提出了一种新型的两级级联结构,使二阶调制器和额外的一位量化器级联,以此提高调制器的噪声整形。文中分析了非理想因素包括积分器中运放的有限直流增益对信噪比的影响。采用Matlab Simulink对该调制器进行建模仿真,结果表明,在过采样率为256、输入信号带宽为20 kHz时,调制器的信噪比达到114.4 dB,精度高达18.16位。     

一种适用于音频调制的混合架构低功耗Σ-Δ调制器

随着电子信息技术的发展,移动便携电子设备不断进入人们生活的各个方面.应用在模数混合信号系统的性能也在不断提高.模数转换器作为模数混合信号系统中核心的组成部分,ADC的性能水平直接决定了使用它的系统的性能水平.由于集成电路元件间匹配精度的限制,在同一工艺条件下,SARADC很难实现高精度,而Σ-ΔADC采用了过采样和噪声整形技术,大大降低了对元器件匹配的要求,易实现高精度,但量化器单元电路功耗较高,针对这些特点,提出了一种将SARADC和Σ-ΔADC相结合的架构——2阶5位Σ-Δ混合架调制器.其在传统Σ-ΔADC的结构上去除Flash型量化器,用低功耗的SAR型ADC作为量化器,保持了Σ-ΔADC的高精度特点,基于开关电容、积分器和采用动态比较器的逐次逼近型ADC来实现.ADC中的积分器采用运算跨导放大器(OTA)实现,前馈调制器中的多位量化器和模拟加法器由SAR模数转换器实现,模拟无源加法器嵌入到由电容器阵列和动态比较器组成的SAR ADC中,其中动态比较器无静态功耗.该芯片基于SMIC 180 nm CMOS工艺设计和验证,芯片版图的有效面积为0.56 mm2.通过对该调制器芯片的后...     

一种新型的图像去噪滤波器

图像滤噪时利用的先验知识越多滤波效果越好,但是一般情况下只能得到一幅被污染的图像,因而无法获得这些信息.针对这点,提出了一种去除图像中椒盐噪声的新型滤波器.该滤波器首先根据椒盐噪声的特点,对滤波窗口中的象素进行一种排除最大和最小的操作,滤除椒盐噪声点.其次,根据图像区域特性信息对滤波窗口再进行一次排除次最大和最小的操作.实验表明该滤波器在性能和速度两方面均强于现有的滤波器,特别是当噪声概率超过0.3时,这种优势尤为明显.     

有线电视加扰技术中实用的一种调制器和解调器

本文介绍了在有线电视加扰技术中实用的一种调制器和解调器。文中重点对方案的确定、调制器和解调器进行了较详细的分析     

一种基于CCⅡ新型连续时间滤波器的设计

提出了采用第二代电流传输器(the second generation current conveyor,简称CCⅡ)的新型连续时间滤波电路.该滤波电路主要应用于助听器,能够对特定频率的信号进行放大或者衰减.电路结构简单,便于集成且与VLSI工艺兼容,且具有很低的灵敏度.通过PSPICE仿真,结果与理论分析相吻合,验证了该方法的可行性.     

一种新型固态大功率脉冲调制器的研究

新型调制器采用了大功率IGBT开关组来满足应用于微波增幅用的大功率(峰值达几兆瓦)调制器的需求.与其它固态调制器不同的是,在这个系统中没有把半导体开关进行并联或串联使用,每个半导体开关驱动脉冲变压器线圈的一段.在结构上,在原边采用分匝绕组接法,因为没有脉冲形成电路(PFN),靠调节IGBT开关的触发时间就能调节输出脉冲的宽度,同时在脉冲顶部不会出现因PFN而产生的漂移.与同功率的调制器相比,这种新型调制器的体积仅为传统调制器的10%.