一种可用于高性能锁相环的CMOS电荷泵

文章提出了一种可用于高性能锁相环的CMOS电荷泵,电路采用电流舵技术来缩短切换时间,通过降低差分对管栅电压的变化速率,显著地减小了毛刺,使输出电流波形更平滑、输出电压谐波分量更低,该电路同时还消除了死区现象;最后用CMOS电荷泵与一种典型电荷泵作仿真结果对比,突出了CMOS电路的优点。     

锁相环高性能电荷泵电路的设计

设计了一种新型电荷泵电路,该电路采用了差分反相器,可工作在2 V的低电压下,具有速度快、波形平滑、结构简单、功耗低等特点.HSpice仿真结果显示,电荷泵的工作频率为10 MHz时,功耗仅为0.1 mW,输出信号的电压范围宽(0~2 V).该电路可广泛应用于差分低功耗锁相环电路中.     

高性能电荷泵的锁相环电路

为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环。该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构。仿真结果表明：该差分型电荷泵锁相环的锁定时间为10μs、频率抖动为0.0002MHz、周期抖动为2 ps,与普通型电荷泵锁相环相比,可达到快锁低抖的目的。     

一种高性能4阶电荷泵锁相环的设计

文章设计了一款完全集成的高性能4阶电荷泵锁相环.根据系统性能要求,该锁相环的环路滤波器选用3阶无源低通滤波,其他模块在典型结构的基础上采取了改进措施以获得高性能.首先,利用MATLAB进行系统建模,获得锁定时间和环路参数;然后给出了关键电路的结构以及前、后仿真的结果.在SMIC0.35μm 2P3M CMOS工艺条件下,该锁相环的正常工作范围为60～640 MHz,400 MHz时周期到周期抖动为96 ps,面积为0.38 mm2.内嵌本电路的一种DAC芯片已交付数据,成功参加MPW项目流片.     

三阶电荷泵锁相环的改进型事件驱动模型

在分析电荷泵锁相环结构和原理的基础上,采用符号函数sign()来描述状态变化,建立一个输入参考频率为50 MHz,输出频率为900 MHz的三阶电荷泵锁相环的事件驱动模型,通过设定模型中的参数,应用Matlab对模型进行仿真.结果表明:当输入频率为50 MHz时,此三阶电荷泵锁相环完全能够锁定,并且在锁定时,输出频率为900 MHz,达到设计目的,并且该事件驱动模型大大提高了效率.     

锁相环用CMOS鉴频鉴相器及电荷泵的实现

锁相环(PLL)是一个闭环相位自动控制系统，能够利用一个精确且稳定的频率产生一系列频率准确的信号，为系统内部的其它模块提供稳定的高频时钟．鉴相器是锁相环路中不可缺少的重要组成部分，为了改善传统鉴相器捕获范围小、捕获时间长的问题，本介绍一种增加频率检测的鉴相器及电荷泵的设计方法。     

锁相环中的新型电荷泵电路

分析了锁相环中电荷泵产生的误差,提出了一种新型的电路,这种新型电荷泵能消除过冲注入电流,其误差特性远优于传统的电荷泵.通过SPICE仿真对两种电荷泵进行了比较.     

一种用于锁相环的正反馈互补型电荷泵电路

给出了一种新型的互补型电荷泵电路．采用正反馈技术,电路由CSMC1．2μm CMOS工艺实现,可工作在2V的低电压下．Spectre仿真结果显示,电荷泵的工作频率为100MHz时,功耗为0．08mW,输出信号的电压范围宽(0～2V),电路速度快,波形平滑,抖动小,在不增加电路功耗的前提下消除了传统电荷泵电路的电压跳变现象．该电荷泵电路可以很好地应用于低电源电压、高频锁相环电路．     

电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上,给出单端输出电压型电荷泵锁相环的两种设计方法,直接近似为电流型输出;串接电阻为电流型输出,实验验证了其正确性从而Ｍｏｔｏｒｏｌａ公司设计方法的错误。     

电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上 ,给出单端输出电压型电荷泵锁相环的两种设计方法 :直接近似为电流型输出 ;串接电阻转换为电流型输出 .实验验证了其正确性 ,从而纠正了 Motorola公司设计方法的错误     

电荷泵锁相环电路设计及其性能

锁相技术广泛应用于通信中的各个领域.在分析电荷泵锁相环电路非理想效应的基础上,对鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)、分频器模块(FDM)进行了优化设计.在进行系统级设计时,建立了相应的行为模型,通过Simulink仿真验证,整个系统基于CMOS工艺实现,符合设计要求,性能优良.     

CMOS电荷泵的结构设计与分析

定量分析了CMOS电荷泵电路存在的漏电流和充放电流失配等不利因素.介绍了单端电荷泵和差分电荷泵的多种结构,包括传统三态型、电流舵型、差分输入单端输出型和全差分型,对其性能和应用进行了分析和比较.     

中频电源用单向电荷泵锁相环

研制了一种适用于中频电源逆变控制电路的锁相环.该锁相环无环路滤波器结构,采用单向电荷泵直接控制压控振荡器的方法,在满足中频电源逆变控制电路对相差和抗干扰能力要求的前提下,大幅提高了频率捕获速度.     

锁相环仿真算法的研究

提出一种新的锁相环仿真算法,利用跳变沿前后的仿真数据计算出跳变沿的准确位置,同时采用指数方式自适应的调整仿真步长,大幅提高锁相环的仿真速度与仿真精度.采用C编写了锁相环的仿真器,对250MHz电荷泵锁相环进行了仿真,其仿真精度与仿真速度都远高于Spectre等仿真器.     

电荷泵锁相环系统级功耗估计

功耗问题是制约集成电路设计的一个重要因素.分析了CMOS集成电路中功耗的来源,集成电路设计中功耗设计的目的,估算方法和功耗模型.研究模拟集成电路的特点和相应的功耗估计方法.针对采用环形振荡器的电荷泵锁相环,研究电荷泵锁相环的组成,各模块的工作原理及对功耗的贡献,提出了电荷泵锁相环系统级功耗估计模型.与实际测量结果相比,相对误差小于22%.该模型易于植入集成电路设计工具,可以对锁相环系统级设计提供功耗方面的参考,提高集成电路的设计质量.     

快速锁定的低功耗电荷泵锁相环

为了加快锁相环的启动速度,提出了一种初始化电路,启动完成后,初始化电路停止工作,几乎不消耗功耗。提出了动态饱和鉴相鉴频器,扩展了鉴相鉴频器的工作范围,消除了死区并且不受环境变化的影响。使用逻辑电路直接控制一个标准计数器,把脉冲吞咽计数器简化为单环路结构,节省了一个计数器,降低了功耗。采用0.18um 1.8V 1P6M N阱标准CMOS数字工艺完成设计,版图面积为0.09mm2。仿真结果表明,初始化电路和动态饱和鉴相鉴频器使得锁定时间减小了19%,而且初始频率差越大,锁定性能提高地越为显著。输出信号的相对抖动峰峰值小于1.5%,整个锁相环的功耗低于18mW。     

CMOS锁相环频率合成器系统设计

在归纳总结现代集成电路Top-Down的设计流程的基础上,从系统的角度出发,提出电荷泵锁相环频率合成器系统参数的设计方法。并应用Matlab和Verilog-A对锁相环频率合成器系统进行建模和仿真。结果表明,系统参数满足设计要求,为晶体管级设计和物理版图设计提供坚实的基础。     

锁相环中低电流失配电荷泵的设计

提出了一种应用于低供电电压低相位噪声锁相环系统的低电流失配的电荷泵电路。仿真结果表明,输出电压0．4V～1．3V范围内。电荷泵上下电流失配小于1％,满足低供电电压锁相环系统对电荷泵的要求。电路采用中芯国际0．18μm标准数字工艺参数仿真。