CPU设计：常见问题的答案

中央处理器（Central Processing Unit，CPU），作为整个计算机系统最为关键的部分，已经越来越引起业界对其设计的关注和研究兴趣。各大芯片制造商和研究机构争相推出自己的个人电脑（Personal Computer，PC）通用处理器体系结构，基于x86指令集的Intel Pentium系列和AMD Athlon系列处理器，以及基于MIPS指令集的Godson系列处理器。当今这个后PC时代，嵌入式处理器以其高性能、     

基于NiosⅡ的DDS技术在电磁无损检测中的应用

本文介绍了一种基于NiosⅡ的DDS技术在电磁无损检测分选仪器上的应用。以ALTERA公司的FPGA为硬件平台，根据DDS的基本原理，利用FPGA中可同时运行DDS软核和NiosⅡ处理器软核的优势，提出了一种多通道、高精度、便于采集的DDS设计方案。利用该方法设计的电磁无损检测仪具有精度高、体积小、成本低等优点，可广泛用于各种需要信号发生器的嵌入式产品中。     

基于双Nios软核的经纱张力控制系统设计

介绍了片上可编程系统的发展现状，提出了一种基于SOPC的经纱张力控制系统实现方案，系统以Altera公司的Nios Ⅱ嵌入式处理器为核心，并采用双处理器加速系统的性能，给出了系统硬件构成和软件实现，并介绍了双核之间的数据交换．该方案集成度高、处理能力强、软硬件扩展方便，具有一定的实用性。     

基于FPGA／SOPC—Nios Ⅱ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核Nios Ⅱ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1Hz～100MHz周期信号的精度为8×10^-6的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法．     

基于NiosⅡ处理器的以太网接口设计

以NiosⅡ嵌入式软处理器为核心,利用以太网控制器LAN91C111设计了基于NiosⅡ嵌入式软处理器的 以太网通信接口。提供了以太网接口具体的硬件设计方案,分析了lwIP协议（精简的TCP/IP协议）,并根据lwIP 协议进一步编写了以太网接口的驱动程序。与传统的嵌入式设计方案相比,该方案具有很强的扩展性和灵活性, 降低了软件的开发成本以及硬件实现风险     

基于NiosⅡ处理器的以太网接口设计

以NiosⅡ嵌入式软处理器为核心,利用以太网控制器LAN91C111设计了基于NiosⅡ嵌入式软处理器的以太网通信接口。提供了以太网接口具体的硬件设计方案,分析了1wIP协议(精简的TCP/IP协议),并根据1wIP协议进一步编写了以太网接口的驱动程序。与传统的嵌入式设计方案相比,该方案具有很强的扩展性和灵活性,降低了软件的开发成本以及硬件实现风险。     

基于NiosⅡ系统的PWM单组件多路信号输出

在LED智能灯控系统中,用以控制灰度的多路独立PWM信号输出模块是必需的,利用NiosⅡ软核方案来实现该模块,高效快捷,集成度高,鲁棒性好,但需植入很多单信号输出PWM组件,由此造成系统芯片硬件资源的浪费,若对既有的单PWM信号输出设计文件进行修改,生成多路输出的PWM片内外设组件,之后再以Avalon总线规范将其和其他组件一起植入NiosII系统．配置生成硬件系统,在相同功能的情况下,可以节约很多硬件资源,实现对系统的极大优化．     

关于CPU＋GPU异构计算的研究与分析

在PC技术领域,CPU和GPU始终是相辅相成,在二者已经发展到出现新的瓶颈时,＂结合＂也许是明智的解决方案,而关于整合CPU和GPU的方案就一直被人们所津津乐道。本文研究了CPU＋GPU的异构化计算算法的优势和未来应用的可能性,特别是随着通用计算程序接口（OpenCL）的发布,CPU＋GPU的异构化计算这种看起来像是CPU和GPU混合体的出现,相信这将使计算机处理器又将迈上一个新台阶,这种异构化成就的是更加高性能,更加高性价比的处理器,而这必将掀起GPU和CPU革命的高潮。     

基于Nios Ⅱ软核的LSINS数据采集与预处理

提出了一种基于NiosⅡ软核的激光捷联惯导数据采集与预处理实现方案。以移植了NiosⅡ软核的FPGA芯片EP1C12Q24017N取代原来系统DSP+FPGA的结构。该方案通过了硬件与软件的调试,证明了此方案实现的激光捷联惯导数据的采集与预处理具有成本低、运行可靠、精度高、速度快等特点。     

GPU CPU谁革谁的命？

随着3D游戏及高清视频的普及,计算机渴望获得更强的图形处理能力。这导致CPU（中央处理器）厂商和GPU（图形处理器）厂商在不断提升自己产品性能的同时,也开始向对方领域渗透。 近日,英特尔,AMD等中央处理器生产商蠢蠢欲动,意在推出整合GPU的处理器,而显卡龙头厂商NVIDIA则指出英特尔集成显卡性能不足其独立显卡性能的1/10,同时开始探讨“将原本属于CPU的数据处理功能搬到GPU上”,对以往一直以CPU为核心的电脑数据计算体系发起挑战。 这是一场由来已久的纷争,究竟谁能吞并谁？人们将试目以待。     

嵌入式系统与Nios

随着信息化技术的发展和数字化产品的普及,以计算机技术、芯片技术和软件技术为核心的嵌入式系统开发再度成为国内当前研究的热点.论述了嵌入式系统的体系结构及开发流程,针对目前越来越多的基于Nios的系统开发,分析了新一代Nios内核处理器的结构特点.     

40基于NiosⅡ的双核处理器的设计与实现

NiosⅡ是Altera公司开发的嵌入式软核处理器，本文介绍了Altera NiosⅡ处理器及基于NiosⅡ的多核处理器的工作原理，应用SOPC Builder工具建立双核处理器系统，以及使用NiosⅡ IDE为系统中每个处理器建立和调试软件工程。     

八位RISC微控制器IP核的设计研究

分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿真验证,结果表明：所设计的MCU IP核能够准确无误的执行所有指令,并且达到了PIC16C5系列MCU的性能要求。     

基于NiosⅡ远程实验系统的研究与实现

介绍了一种远程数据采集与控制系统,应用于远程一阶RC实验电路中.采用NiosⅡ软核,对现场实验电路进行数据采集和控制,应用程序采用LabVIEW进行编写,构建出一个高性价比的远程测试平台,能方便地测量电路的响应时间,分析系统的动态性能.     

基于SystemC的RISC CPU行为描述

探讨了一种基于SystemC的RISC CPU建模方法，建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型．该模型作为指令集仿真器(ISS)．基本达到了RISC CPU的功能要求．为程序提供了一个CPU模拟平台．减少了软硬件协同设计的周期，这对片上系统SOC的实现具有重要的意义。     

PC体系结构发展综述

系统概述了PC体系结构概念的内涵，分析了目前PC体系结构的现状，列举了CISC体系结构、RISC体系结构以及CISC和RISC混合的体系结构的特点，指出了它们各自的优点和不足，并对最新的EPIC—IA64高性能PC体系结构的主要技术进行了一些总结，展望了未来PC体系结构发展的趋势。     

基于Nios II的随钻声波测井仪通讯接口卡设计

针对随钻声波测井仪器通讯接口的特点设计了一种随钻声波测井仪器通讯接口卡,该通讯接口卡基于Nios Ⅱ嵌入式硬件核心,以uClinux嵌入式操作系统为控制软件运行平台,通过自定义CAN控制器接口IP内核及相应的CAN引擎驱动程序,实现以太网与CAN总线、以太网与MWD总线之间的数据转发功能,满足了随钻声波测井仪器研发调试和野外现场施工的需求。     

Pentinum 4 CPU结构的分析

讨论了Pentinum 4处理器的结构,这是一个采用新技术、新工艺完全重新设计的并带有许多新特征的处理器,这些新特征得益于处理器的制作工艺、加工技术、电路设计的提升及以前未曾采用的高容量生产方法.它们也得益于文中讨论的新型NetBurst微结构.文中给出了Pentium 4详细的研究分析,特别给出一些Intel设计上的优缺点的讨论.     

CPU和GPU的协同工作

结合当前GPGPU的CUDA编程模型,对GPGPU编程模型和其软硬件特性进行研究和分析,并针对应用进行实际探讨.提出CPU如何加入GPGPU编程,在未来的GPGPU模式将会变得更通用.